qemu/target-i386/kvm.c

   1 /*
   2  * QEMU KVM support
   3  *
   4  * Copyright (C) 2006-2008 Qumranet Technologies
   5  * Copyright IBM, Corp. 2008
   6  *
   7  * Authors:
   8  *  Anthony Liguori   <aliguori@us.ibm.com>
   9  *
  10  * This work is licensed under the terms of the GNU GPL, version 2 or later.
  11  * See the COPYING file in the top-level directory.
  12  *
  13  */
  14
  15 #include <sys/types.h>
  16 #include <sys/ioctl.h>
  17 #include <sys/mman.h>
  18 #include <sys/utsname.h>
  19
  20 #include <linux/kvm.h>
  21 #include <linux/kvm_para.h>
  22
  23 #include "qemu-common.h"
  24 #include "sysemu/sysemu.h"
  25 #include "sysemu/kvm_int.h"
  26 #include "kvm_i386.h"
  27 #include "cpu.h"
  28 #include "exec/gdbstub.h"
  29 #include "qemu/host-utils.h"
  30 #include "qemu/config-file.h"
  31 #include "hw/i386/pc.h"
  32 #include "hw/i386/apic.h"
  33 #include "hw/i386/apic_internal.h"
  34 #include "hw/i386/apic-msidef.h"
  35 #include "exec/ioport.h"
  36 #include <asm/hyperv.h>
  37 #include "hw/pci/pci.h"
  38 #include "migration/migration.h"
  39 #include "exec/memattrs.h"
  40
  41 //#define DEBUG_KVM
  42
  43 #ifdef DEBUG_KVM
  44 #define DPRINTF(fmt, ...) \
  45     do { fprintf(stderr, fmt, ## __VA_ARGS__); } while (0)
  46 #else
  47 #define DPRINTF(fmt, ...) \
  48     do { } while (0)
  49 #endif
  50
  51 #define MSR_KVM_WALL_CLOCK  0x11
  52 #define MSR_KVM_SYSTEM_TIME 0x12
  53
  54 #ifndef BUS_MCEERR_AR
  55 #define BUS_MCEERR_AR 4
  56 #endif
  57 #ifndef BUS_MCEERR_AO
  58 #define BUS_MCEERR_AO 5
  59 #endif
  60
  61 const KVMCapabilityInfo kvm_arch_required_capabilities[] = {
  62     KVM_CAP_INFO(SET_TSS_ADDR),
  63     KVM_CAP_INFO(EXT_CPUID),
  64     KVM_CAP_INFO(MP_STATE),
  65     KVM_CAP_LAST_INFO
  66 };
  67
  68 static bool has_msr_star;
  69 static bool has_msr_hsave_pa;
  70 static bool has_msr_tsc_adjust;
  71 static bool has_msr_tsc_deadline;
  72 static bool has_msr_feature_control;
  73 static bool has_msr_async_pf_en;
  74 static bool has_msr_pv_eoi_en;
  75 static bool has_msr_misc_enable;
  76 static bool has_msr_smbase;
  77 static bool has_msr_bndcfgs;
  78 static bool has_msr_kvm_steal_time;
  79 static int lm_capable_kernel;
  80 static bool has_msr_hv_hypercall;
  81 static bool has_msr_hv_vapic;
  82 static bool has_msr_hv_tsc;
  83 static bool has_msr_mtrr;
  84 static bool has_msr_xss;
  85
  86 static bool has_msr_architectural_pmu;
  87 static uint32_t num_architectural_pmu_counters;
  88
  89 bool kvm_has_smm(void)
  90 {
  91     return kvm_check_extension(kvm_state, KVM_CAP_X86_SMM);
  92 }
  93
  94 bool kvm_allows_irq0_override(void)
  95 {
  96     return !kvm_irqchip_in_kernel() || kvm_has_gsi_routing();
  97 }
  98
  99 static int kvm_get_tsc(CPUState *cs)
 100 {
 101     X86CPU *cpu = X86_CPU(cs);
 102     CPUX86State *env = &cpu->env;
 103     struct {
 104         struct kvm_msrs info;
 105         struct kvm_msr_entry entries[1];
 106     } msr_data;
 107     int ret;
 108
 109     if (env->tsc_valid) {
 110         return 0;
 111     }
 112
 113     msr_data.info.nmsrs = 1;
 114     msr_data.entries[0].index = MSR_IA32_TSC;
 115     env->tsc_valid = !runstate_is_running();
 116
 117     ret = kvm_vcpu_ioctl(CPU(cpu), KVM_GET_MSRS, &msr_data);
 118     if (ret < 0) {
 119         return ret;
 120     }
 121
 122     env->tsc = msr_data.entries[0].data;
 123     return 0;
 124 }
 125
 126 static inline void do_kvm_synchronize_tsc(void *arg)
 127 {
 128     CPUState *cpu = arg;
 129
 130     kvm_get_tsc(cpu);
 131 }
 132
 133 void kvm_synchronize_all_tsc(void)
 134 {
 135     CPUState *cpu;
 136
 137     if (kvm_enabled()) {
 138         CPU_FOREACH(cpu) {
 139             run_on_cpu(cpu, do_kvm_synchronize_tsc, cpu);
 140         }
 141     }
 142 }
 143
 144 static struct kvm_cpuid2 *try_get_cpuid(KVMState *s, int max)
 145 {
 146     struct kvm_cpuid2 *cpuid;
 147     int r, size;
 148
 149     size = sizeof(*cpuid) + max * sizeof(*cpuid->entries);
 150     cpuid = g_malloc0(size);
 151     cpuid->nent = max;
 152     r = kvm_ioctl(s, KVM_GET_SUPPORTED_CPUID, cpuid);
 153     if (r == 0 && cpuid->nent >= max) {
 154         r = -E2BIG;
 155     }
 156     if (r < 0) {
 157         if (r == -E2BIG) {
 158             g_free(cpuid);
 159             return NULL;
 160         } else {
 161             fprintf(stderr, "KVM_GET_SUPPORTED_CPUID failed: %s\n",
 162                     strerror(-r));
 163             exit(1);
 164         }
 165     }
 166     return cpuid;
 167 }
 168
 169 /* Run KVM_GET_SUPPORTED_CPUID ioctl(), allocating a buffer large enough
 170  * for all entries.
 171  */
 172 static struct kvm_cpuid2 *get_supported_cpuid(KVMState *s)
 173 {
 174     struct kvm_cpuid2 *cpuid;
 175     int max = 1;
 176     while ((cpuid = try_get_cpuid(s, max)) == NULL) {
 177         max *= 2;
 178     }
 179     return cpuid;
 180 }
 181
 182 static const struct kvm_para_features {
 183     int cap;
 184     int feature;
 185 } para_features[] = {
 186     { KVM_CAP_CLOCKSOURCE, KVM_FEATURE_CLOCKSOURCE },
 187     { KVM_CAP_NOP_IO_DELAY, KVM_FEATURE_NOP_IO_DELAY },
 188     { KVM_CAP_PV_MMU, KVM_FEATURE_MMU_OP },
 189     { KVM_CAP_ASYNC_PF, KVM_FEATURE_ASYNC_PF },
 190 };
 191
 192 static int get_para_features(KVMState *s)
 193 {
 194     int i, features = 0;
 195
 196     for (i = 0; i < ARRAY_SIZE(para_features); i++) {
 197         if (kvm_check_extension(s, para_features[i].cap)) {
 198             features |= (1 << para_features[i].feature);
 199         }
 200     }
 201
 202     return features;
 203 }
 204
 205
 206 /* Returns the value for a specific register on the cpuid entry
 207  */
 208 static uint32_t cpuid_entry_get_reg(struct kvm_cpuid_entry2 *entry, int reg)
 209 {
 210     uint32_t ret = 0;
 211     switch (reg) {
 212     case R_EAX:
 213         ret = entry->eax;
 214         break;
 215     case R_EBX:
 216         ret = entry->ebx;
 217         break;
 218     case R_ECX:
 219         ret = entry->ecx;
 220         break;
 221     case R_EDX:
 222         ret = entry->edx;
 223         break;
 224     }
 225     return ret;
 226 }
 227
 228 /* Find matching entry for function/index on kvm_cpuid2 struct
 229  */
 230 static struct kvm_cpuid_entry2 *cpuid_find_entry(struct kvm_cpuid2 *cpuid,
 231                                                  uint32_t function,
 232                                                  uint32_t index)
 233 {
 234     int i;
 235     for (i = 0; i < cpuid->nent; ++i) {
 236         if (cpuid->entries[i].function == function &&
 237             cpuid->entries[i].index == index) {
 238             return &cpuid->entries[i];
 239         }
 240     }
 241     /* not found: */
 242     return NULL;
 243 }
 244
 245 uint32_t kvm_arch_get_supported_cpuid(KVMState *s, uint32_t function,
 246                                       uint32_t index, int reg)
 247 {
 248     struct kvm_cpuid2 *cpuid;
 249     uint32_t ret = 0;
 250     uint32_t cpuid_1_edx;
 251     bool found = false;
 252
 253     cpuid = get_supported_cpuid(s);
 254
 255     struct kvm_cpuid_entry2 *entry = cpuid_find_entry(cpuid, function, index);
 256     if (entry) {
 257         found = true;
 258         ret = cpuid_entry_get_reg(entry, reg);
 259     }
 260
 261     /* Fixups for the data returned by KVM, below */
 262
 263     if (function == 1 && reg == R_EDX) {
 264         /* KVM before 2.6.30 misreports the following features */
 265         ret |= CPUID_MTRR | CPUID_PAT | CPUID_MCE | CPUID_MCA;
 266     } else if (function == 1 && reg == R_ECX) {
 267         /* We can set the hypervisor flag, even if KVM does not return it on
 268          * GET_SUPPORTED_CPUID
 269          */
 270         ret |= CPUID_EXT_HYPERVISOR;
 271         /* tsc-deadline flag is not returned by GET_SUPPORTED_CPUID, but it
 272          * can be enabled if the kernel has KVM_CAP_TSC_DEADLINE_TIMER,
 273          * and the irqchip is in the kernel.
 274          */
 275         if (kvm_irqchip_in_kernel() &&
 276                 kvm_check_extension(s, KVM_CAP_TSC_DEADLINE_TIMER)) {
 277             ret |= CPUID_EXT_TSC_DEADLINE_TIMER;
 278         }
 279
 280         /* x2apic is reported by GET_SUPPORTED_CPUID, but it can't be enabled
 281          * without the in-kernel irqchip
 282          */
 283         if (!kvm_irqchip_in_kernel()) {
 284             ret &= ~CPUID_EXT_X2APIC;
 285         }
 286     } else if (function == 6 && reg == R_EAX) {
 287         ret |= CPUID_6_EAX_ARAT; /* safe to allow because of emulated APIC */
 288     } else if (function == 0x80000001 && reg == R_EDX) {
 289         /* On Intel, kvm returns cpuid according to the Intel spec,
 290          * so add missing bits according to the AMD spec:
 291          */
 292         cpuid_1_edx = kvm_arch_get_supported_cpuid(s, 1, 0, R_EDX);
 293         ret |= cpuid_1_edx & CPUID_EXT2_AMD_ALIASES;
 294     }
 295
 296     g_free(cpuid);
 297
 298     /* fallback for older kernels */
 299     if ((function == KVM_CPUID_FEATURES) && !found) {
 300         ret = get_para_features(s);
 301     }
 302
 303     return ret;
 304 }
 305
 306 typedef struct HWPoisonPage {
 307     ram_addr_t ram_addr;
 308     QLIST_ENTRY(HWPoisonPage) list;
 309 } HWPoisonPage;
 310
 311 static QLIST_HEAD(, HWPoisonPage) hwpoison_page_list =
 312     QLIST_HEAD_INITIALIZER(hwpoison_page_list);
 313
 314 static void kvm_unpoison_all(void *param)
 315 {
 316     HWPoisonPage *page, *next_page;
 317
 318     QLIST_FOREACH_SAFE(page, &hwpoison_page_list, list, next_page) {
 319         QLIST_REMOVE(page, list);
 320         qemu_ram_remap(page->ram_addr, TARGET_PAGE_SIZE);
 321         g_free(page);
 322     }
 323 }
 324
 325 static void kvm_hwpoison_page_add(ram_addr_t ram_addr)
 326 {
 327     HWPoisonPage *page;
 328
 329     QLIST_FOREACH(page, &hwpoison_page_list, list) {
 330         if (page->ram_addr == ram_addr) {
 331             return;
 332         }
 333     }
 334     page = g_new(HWPoisonPage, 1);
 335     page->ram_addr = ram_addr;
 336     QLIST_INSERT_HEAD(&hwpoison_page_list, page, list);
 337 }
 338
 339 static int kvm_get_mce_cap_supported(KVMState *s, uint64_t *mce_cap,
 340                                      int *max_banks)
 341 {
 342     int r;
 343
 344     r = kvm_check_extension(s, KVM_CAP_MCE);
 345     if (r > 0) {
 346         *max_banks = r;
 347         return kvm_ioctl(s, KVM_X86_GET_MCE_CAP_SUPPORTED, mce_cap);
 348     }
 349     return -ENOSYS;
 350 }
 351
 352 static void kvm_mce_inject(X86CPU *cpu, hwaddr paddr, int code)
 353 {
 354     CPUX86State *env = &cpu->env;
 355     uint64_t status = MCI_STATUS_VAL | MCI_STATUS_UC | MCI_STATUS_EN |
 356                       MCI_STATUS_MISCV | MCI_STATUS_ADDRV | MCI_STATUS_S;
 357     uint64_t mcg_status = MCG_STATUS_MCIP;
 358
 359     if (code == BUS_MCEERR_AR) {
 360         status |= MCI_STATUS_AR | 0x134;
 361         mcg_status |= MCG_STATUS_EIPV;
 362     } else {
 363         status |= 0xc0;
 364         mcg_status |= MCG_STATUS_RIPV;
 365     }
 366     cpu_x86_inject_mce(NULL, cpu, 9, status, mcg_status, paddr,
 367                        (MCM_ADDR_PHYS << 6) | 0xc,
 368                        cpu_x86_support_mca_broadcast(env) ?
 369                        MCE_INJECT_BROADCAST : 0);
 370 }
 371
 372 static void hardware_memory_error(void)
 373 {
 374     fprintf(stderr, "Hardware memory error!\n");
 375     exit(1);
 376 }
 377
 378 int kvm_arch_on_sigbus_vcpu(CPUState *c, int code, void *addr)
 379 {
 380     X86CPU *cpu = X86_CPU(c);
 381     CPUX86State *env = &cpu->env;
 382     ram_addr_t ram_addr;
 383     hwaddr paddr;
 384
 385     if ((env->mcg_cap & MCG_SER_P) && addr
 386         && (code == BUS_MCEERR_AR || code == BUS_MCEERR_AO)) {
 387         if (qemu_ram_addr_from_host(addr, &ram_addr) == NULL ||
 388             !kvm_physical_memory_addr_from_host(c->kvm_state, addr, &paddr)) {
 389             fprintf(stderr, "Hardware memory error for memory used by "
 390                     "QEMU itself instead of guest system!\n");
 391             /* Hope we are lucky for AO MCE */
 392             if (code == BUS_MCEERR_AO) {
 393                 return 0;
 394             } else {
 395                 hardware_memory_error();
 396             }
 397         }
 398         kvm_hwpoison_page_add(ram_addr);
 399         kvm_mce_inject(cpu, paddr, code);
 400     } else {
 401         if (code == BUS_MCEERR_AO) {
 402             return 0;
 403         } else if (code == BUS_MCEERR_AR) {
 404             hardware_memory_error();
 405         } else {
 406             return 1;
 407         }
 408     }
 409     return 0;
 410 }
 411
 412 int kvm_arch_on_sigbus(int code, void *addr)
 413 {
 414     X86CPU *cpu = X86_CPU(first_cpu);
 415
 416     if ((cpu->env.mcg_cap & MCG_SER_P) && addr && code == BUS_MCEERR_AO) {
 417         ram_addr_t ram_addr;
 418         hwaddr paddr;
 419
 420         /* Hope we are lucky for AO MCE */
 421         if (qemu_ram_addr_from_host(addr, &ram_addr) == NULL ||
 422             !kvm_physical_memory_addr_from_host(first_cpu->kvm_state,
 423                                                 addr, &paddr)) {
 424             fprintf(stderr, "Hardware memory error for memory used by "
 425                     "QEMU itself instead of guest system!: %p\n", addr);
 426             return 0;
 427         }
 428         kvm_hwpoison_page_add(ram_addr);
 429         kvm_mce_inject(X86_CPU(first_cpu), paddr, code);
 430     } else {
 431         if (code == BUS_MCEERR_AO) {
 432             return 0;
 433         } else if (code == BUS_MCEERR_AR) {
 434             hardware_memory_error();
 435         } else {
 436             return 1;
 437         }
 438     }
 439     return 0;
 440 }
 441
 442 static int kvm_inject_mce_oldstyle(X86CPU *cpu)
 443 {
 444     CPUX86State *env = &cpu->env;
 445
 446     if (!kvm_has_vcpu_events() && env->exception_injected == EXCP12_MCHK) {
 447         unsigned int bank, bank_num = env->mcg_cap & 0xff;
 448         struct kvm_x86_mce mce;
 449
 450         env->exception_injected = -1;
 451
 452         /*
 453          * There must be at least one bank in use if an MCE is pending.
 454          * Find it and use its values for the event injection.
 455          */
 456         for (bank = 0; bank < bank_num; bank++) {
 457             if (env->mce_banks[bank * 4 + 1] & MCI_STATUS_VAL) {
 458                 break;
 459             }
 460         }
 461         assert(bank < bank_num);
 462
 463         mce.bank = bank;
 464         mce.status = env->mce_banks[bank * 4 + 1];
 465         mce.mcg_status = env->mcg_status;
 466         mce.addr = env->mce_banks[bank * 4 + 2];
 467         mce.misc = env->mce_banks[bank * 4 + 3];
 468
 469         return kvm_vcpu_ioctl(CPU(cpu), KVM_X86_SET_MCE, &mce);
 470     }
 471     return 0;
 472 }
 473
 474 static void cpu_update_state(void *opaque, int running, RunState state)
 475 {
 476     CPUX86State *env = opaque;
 477
 478     if (running) {
 479         env->tsc_valid = false;
 480     }
 481 }
 482
 483 unsigned long kvm_arch_vcpu_id(CPUState *cs)
 484 {
 485     X86CPU *cpu = X86_CPU(cs);
 486     return cpu->apic_id;
 487 }
 488
 489 #ifndef KVM_CPUID_SIGNATURE_NEXT
 490 #define KVM_CPUID_SIGNATURE_NEXT                0x40000100
 491 #endif
 492
 493 static bool hyperv_hypercall_available(X86CPU *cpu)
 494 {
 495     return cpu->hyperv_vapic ||
 496            (cpu->hyperv_spinlock_attempts != HYPERV_SPINLOCK_NEVER_RETRY);
 497 }
 498
 499 static bool hyperv_enabled(X86CPU *cpu)
 500 {
 501     CPUState *cs = CPU(cpu);
 502     return kvm_check_extension(cs->kvm_state, KVM_CAP_HYPERV) > 0 &&
 503            (hyperv_hypercall_available(cpu) ||
 504             cpu->hyperv_time  ||
 505             cpu->hyperv_relaxed_timing);
 506 }
 507
 508 static Error *invtsc_mig_blocker;
 509
 510 #define KVM_MAX_CPUID_ENTRIES  100
 511
 512 int kvm_arch_init_vcpu(CPUState *cs)
 513 {
 514     struct {
 515         struct kvm_cpuid2 cpuid;
 516         struct kvm_cpuid_entry2 entries[KVM_MAX_CPUID_ENTRIES];
 517     } QEMU_PACKED cpuid_data;
 518     X86CPU *cpu = X86_CPU(cs);
 519     CPUX86State *env = &cpu->env;
 520     uint32_t limit, i, j, cpuid_i;
 521     uint32_t unused;
 522     struct kvm_cpuid_entry2 *c;
 523     uint32_t signature[3];
 524     int kvm_base = KVM_CPUID_SIGNATURE;
 525     int r;
 526
 527     memset(&cpuid_data, 0, sizeof(cpuid_data));
 528
 529     cpuid_i = 0;
 530
 531     /* Paravirtualization CPUIDs */
 532     if (hyperv_enabled(cpu)) {
 533         c = &cpuid_data.entries[cpuid_i++];
 534         c->function = HYPERV_CPUID_VENDOR_AND_MAX_FUNCTIONS;
 535         memcpy(signature, "Microsoft Hv", 12);
 536         c->eax = HYPERV_CPUID_MIN;
 537         c->ebx = signature[0];
 538         c->ecx = signature[1];
 539         c->edx = signature[2];
 540
 541         c = &cpuid_data.entries[cpuid_i++];
 542         c->function = HYPERV_CPUID_INTERFACE;
 543         memcpy(signature, "Hv#1\0\0\0\0\0\0\0\0", 12);
 544         c->eax = signature[0];
 545         c->ebx = 0;
 546         c->ecx = 0;
 547         c->edx = 0;
 548
 549         c = &cpuid_data.entries[cpuid_i++];
 550         c->function = HYPERV_CPUID_VERSION;
 551         c->eax = 0x00001bbc;
 552         c->ebx = 0x00060001;
 553
 554         c = &cpuid_data.entries[cpuid_i++];
 555         c->function = HYPERV_CPUID_FEATURES;
 556         if (cpu->hyperv_relaxed_timing) {
 557             c->eax |= HV_X64_MSR_HYPERCALL_AVAILABLE;
 558         }
 559         if (cpu->hyperv_vapic) {
 560             c->eax |= HV_X64_MSR_HYPERCALL_AVAILABLE;
 561             c->eax |= HV_X64_MSR_APIC_ACCESS_AVAILABLE;
 562             has_msr_hv_vapic = true;
 563         }
 564         if (cpu->hyperv_time &&
 565             kvm_check_extension(cs->kvm_state, KVM_CAP_HYPERV_TIME) > 0) {
 566             c->eax |= HV_X64_MSR_HYPERCALL_AVAILABLE;
 567             c->eax |= HV_X64_MSR_TIME_REF_COUNT_AVAILABLE;
 568             c->eax |= 0x200;
 569             has_msr_hv_tsc = true;
 570         }
 571         c = &cpuid_data.entries[cpuid_i++];
 572         c->function = HYPERV_CPUID_ENLIGHTMENT_INFO;
 573         if (cpu->hyperv_relaxed_timing) {
 574             c->eax |= HV_X64_RELAXED_TIMING_RECOMMENDED;
 575         }
 576         if (has_msr_hv_vapic) {
 577             c->eax |= HV_X64_APIC_ACCESS_RECOMMENDED;
 578         }
 579         c->ebx = cpu->hyperv_spinlock_attempts;
 580
 581         c = &cpuid_data.entries[cpuid_i++];
 582         c->function = HYPERV_CPUID_IMPLEMENT_LIMITS;
 583         c->eax = 0x40;
 584         c->ebx = 0x40;
 585
 586         kvm_base = KVM_CPUID_SIGNATURE_NEXT;
 587         has_msr_hv_hypercall = true;
 588     }
 589
 590     if (cpu->expose_kvm) {
 591         memcpy(signature, "KVMKVMKVM\0\0\0", 12);
 592         c = &cpuid_data.entries[cpuid_i++];
 593         c->function = KVM_CPUID_SIGNATURE | kvm_base;
 594         c->eax = KVM_CPUID_FEATURES | kvm_base;
 595         c->ebx = signature[0];
 596         c->ecx = signature[1];
 597         c->edx = signature[2];
 598
 599         c = &cpuid_data.entries[cpuid_i++];
 600         c->function = KVM_CPUID_FEATURES | kvm_base;
 601         c->eax = env->features[FEAT_KVM];
 602
 603         has_msr_async_pf_en = c->eax & (1 << KVM_FEATURE_ASYNC_PF);
 604
 605         has_msr_pv_eoi_en = c->eax & (1 << KVM_FEATURE_PV_EOI);
 606
 607         has_msr_kvm_steal_time = c->eax & (1 << KVM_FEATURE_STEAL_TIME);
 608     }
 609
 610     cpu_x86_cpuid(env, 0, 0, &limit, &unused, &unused, &unused);
 611
 612     for (i = 0; i <= limit; i++) {
 613         if (cpuid_i == KVM_MAX_CPUID_ENTRIES) {
 614             fprintf(stderr, "unsupported level value: 0x%x\n", limit);
 615             abort();
 616         }
 617         c = &cpuid_data.entries[cpuid_i++];
 618
 619         switch (i) {
 620         case 2: {
 621             /* Keep reading function 2 till all the input is received */
 622             int times;
 623
 624             c->function = i;
 625             c->flags = KVM_CPUID_FLAG_STATEFUL_FUNC |
 626                        KVM_CPUID_FLAG_STATE_READ_NEXT;
 627             cpu_x86_cpuid(env, i, 0, &c->eax, &c->ebx, &c->ecx, &c->edx);
 628             times = c->eax & 0xff;
 629
 630             for (j = 1; j < times; ++j) {
 631                 if (cpuid_i == KVM_MAX_CPUID_ENTRIES) {
 632                     fprintf(stderr, "cpuid_data is full, no space for "
 633                             "cpuid(eax:2):eax & 0xf = 0x%x\n", times);
 634                     abort();
 635                 }
 636                 c = &cpuid_data.entries[cpuid_i++];
 637                 c->function = i;
 638                 c->flags = KVM_CPUID_FLAG_STATEFUL_FUNC;
 639                 cpu_x86_cpuid(env, i, 0, &c->eax, &c->ebx, &c->ecx, &c->edx);
 640             }
 641             break;
 642         }
 643         case 4:
 644         case 0xb:
 645         case 0xd:
 646             for (j = 0; ; j++) {
 647                 if (i == 0xd && j == 64) {
 648                     break;
 649                 }
 650                 c->function = i;
 651                 c->flags = KVM_CPUID_FLAG_SIGNIFCANT_INDEX;
 652                 c->index = j;
 653                 cpu_x86_cpuid(env, i, j, &c->eax, &c->ebx, &c->ecx, &c->edx);
 654
 655                 if (i == 4 && c->eax == 0) {
 656                     break;
 657                 }
 658                 if (i == 0xb && !(c->ecx & 0xff00)) {
 659                     break;
 660                 }
 661                 if (i == 0xd && c->eax == 0) {
 662                     continue;
 663                 }
 664                 if (cpuid_i == KVM_MAX_CPUID_ENTRIES) {
 665                     fprintf(stderr, "cpuid_data is full, no space for "
 666                             "cpuid(eax:0x%x,ecx:0x%x)\n", i, j);
 667                     abort();
 668                 }
 669                 c = &cpuid_data.entries[cpuid_i++];
 670             }
 671             break;
 672         default:
 673             c->function = i;
 674             c->flags = 0;
 675             cpu_x86_cpuid(env, i, 0, &c->eax, &c->ebx, &c->ecx, &c->edx);
 676             break;
 677         }
 678     }
 679
 680     if (limit >= 0x0a) {
 681         uint32_t ver;
 682
 683         cpu_x86_cpuid(env, 0x0a, 0, &ver, &unused, &unused, &unused);
 684         if ((ver & 0xff) > 0) {
 685             has_msr_architectural_pmu = true;
 686             num_architectural_pmu_counters = (ver & 0xff00) >> 8;
 687
 688             /* Shouldn't be more than 32, since that's the number of bits
 689              * available in EBX to tell us _which_ counters are available.
 690              * Play it safe.
 691              */
 692             if (num_architectural_pmu_counters > MAX_GP_COUNTERS) {
 693                 num_architectural_pmu_counters = MAX_GP_COUNTERS;
 694             }
 695         }
 696     }
 697
 698     cpu_x86_cpuid(env, 0x80000000, 0, &limit, &unused, &unused, &unused);
 699
 700     for (i = 0x80000000; i <= limit; i++) {
 701         if (cpuid_i == KVM_MAX_CPUID_ENTRIES) {
 702             fprintf(stderr, "unsupported xlevel value: 0x%x\n", limit);
 703             abort();
 704         }
 705         c = &cpuid_data.entries[cpuid_i++];
 706
 707         c->function = i;
 708         c->flags = 0;
 709         cpu_x86_cpuid(env, i, 0, &c->eax, &c->ebx, &c->ecx, &c->edx);
 710     }
 711
 712     /* Call Centaur's CPUID instructions they are supported. */
 713     if (env->cpuid_xlevel2 > 0) {
 714         cpu_x86_cpuid(env, 0xC0000000, 0, &limit, &unused, &unused, &unused);
 715
 716         for (i = 0xC0000000; i <= limit; i++) {
 717             if (cpuid_i == KVM_MAX_CPUID_ENTRIES) {
 718                 fprintf(stderr, "unsupported xlevel2 value: 0x%x\n", limit);
 719                 abort();
 720             }
 721             c = &cpuid_data.entries[cpuid_i++];
 722
 723             c->function = i;
 724             c->flags = 0;
 725             cpu_x86_cpuid(env, i, 0, &c->eax, &c->ebx, &c->ecx, &c->edx);
 726         }
 727     }
 728
 729     cpuid_data.cpuid.nent = cpuid_i;
 730
 731     if (((env->cpuid_version >> 8)&0xF) >= 6
 732         && (env->features[FEAT_1_EDX] & (CPUID_MCE | CPUID_MCA)) ==
 733            (CPUID_MCE | CPUID_MCA)
 734         && kvm_check_extension(cs->kvm_state, KVM_CAP_MCE) > 0) {
 735         uint64_t mcg_cap;
 736         int banks;
 737         int ret;
 738
 739         ret = kvm_get_mce_cap_supported(cs->kvm_state, &mcg_cap, &banks);
 740         if (ret < 0) {
 741             fprintf(stderr, "kvm_get_mce_cap_supported: %s", strerror(-ret));
 742             return ret;
 743         }
 744
 745         if (banks > MCE_BANKS_DEF) {
 746             banks = MCE_BANKS_DEF;
 747         }
 748         mcg_cap &= MCE_CAP_DEF;
 749         mcg_cap |= banks;
 750         ret = kvm_vcpu_ioctl(cs, KVM_X86_SETUP_MCE, &mcg_cap);
 751         if (ret < 0) {
 752             fprintf(stderr, "KVM_X86_SETUP_MCE: %s", strerror(-ret));
 753             return ret;
 754         }
 755
 756         env->mcg_cap = mcg_cap;
 757     }
 758
 759     qemu_add_vm_change_state_handler(cpu_update_state, env);
 760
 761     c = cpuid_find_entry(&cpuid_data.cpuid, 1, 0);
 762     if (c) {
 763         has_msr_feature_control = !!(c->ecx & CPUID_EXT_VMX) ||
 764                                   !!(c->ecx & CPUID_EXT_SMX);
 765     }
 766
 767     c = cpuid_find_entry(&cpuid_data.cpuid, 0x80000007, 0);
 768     if (c && (c->edx & 1<<8) && invtsc_mig_blocker == NULL) {
 769         /* for migration */
 770         error_setg(&invtsc_mig_blocker,
 771                    "State blocked by non-migratable CPU device"
 772                    " (invtsc flag)");
 773         migrate_add_blocker(invtsc_mig_blocker);
 774         /* for savevm */
 775         vmstate_x86_cpu.unmigratable = 1;
 776     }
 777
 778     cpuid_data.cpuid.padding = 0;
 779     r = kvm_vcpu_ioctl(cs, KVM_SET_CPUID2, &cpuid_data);
 780     if (r) {
 781         return r;
 782     }
 783
 784     r = kvm_check_extension(cs->kvm_state, KVM_CAP_TSC_CONTROL);
 785     if (r && env->tsc_khz) {
 786         r = kvm_vcpu_ioctl(cs, KVM_SET_TSC_KHZ, env->tsc_khz);
 787         if (r < 0) {
 788             fprintf(stderr, "KVM_SET_TSC_KHZ failed\n");
 789             return r;
 790         }
 791     }
 792
 793     if (kvm_has_xsave()) {
 794         env->kvm_xsave_buf = qemu_memalign(4096, sizeof(struct kvm_xsave));
 795     }
 796
 797     if (env->features[FEAT_1_EDX] & CPUID_MTRR) {
 798         has_msr_mtrr = true;
 799     }
 800
 801     return 0;
 802 }
 803
 804 void kvm_arch_reset_vcpu(X86CPU *cpu)
 805 {
 806     CPUX86State *env = &cpu->env;
 807
 808     env->exception_injected = -1;
 809     env->interrupt_injected = -1;
 810     env->xcr0 = 1;
 811     if (kvm_irqchip_in_kernel()) {
 812         env->mp_state = cpu_is_bsp(cpu) ? KVM_MP_STATE_RUNNABLE :
 813                                           KVM_MP_STATE_UNINITIALIZED;
 814     } else {
 815         env->mp_state = KVM_MP_STATE_RUNNABLE;
 816     }
 817 }
 818
 819 void kvm_arch_do_init_vcpu(X86CPU *cpu)
 820 {
 821     CPUX86State *env = &cpu->env;
 822
 823     /* APs get directly into wait-for-SIPI state.  */
 824     if (env->mp_state == KVM_MP_STATE_UNINITIALIZED) {
 825         env->mp_state = KVM_MP_STATE_INIT_RECEIVED;
 826     }
 827 }
 828
 829 static int kvm_get_supported_msrs(KVMState *s)
 830 {
 831     static int kvm_supported_msrs;
 832     int ret = 0;
 833
 834     /* first time */
 835     if (kvm_supported_msrs == 0) {
 836         struct kvm_msr_list msr_list, *kvm_msr_list;
 837
 838         kvm_supported_msrs = -1;
 839
 840         /* Obtain MSR list from KVM.  These are the MSRs that we must
 841          * save/restore */
 842         msr_list.nmsrs = 0;
 843         ret = kvm_ioctl(s, KVM_GET_MSR_INDEX_LIST, &msr_list);
 844         if (ret < 0 && ret != -E2BIG) {
 845             return ret;
 846         }
 847         /* Old kernel modules had a bug and could write beyond the provided
 848            memory. Allocate at least a safe amount of 1K. */
 849         kvm_msr_list = g_malloc0(MAX(1024, sizeof(msr_list) +
 850                                               msr_list.nmsrs *
 851                                               sizeof(msr_list.indices[0])));
 852
 853         kvm_msr_list->nmsrs = msr_list.nmsrs;
 854         ret = kvm_ioctl(s, KVM_GET_MSR_INDEX_LIST, kvm_msr_list);
 855         if (ret >= 0) {
 856             int i;
 857
 858             for (i = 0; i < kvm_msr_list->nmsrs; i++) {
 859                 if (kvm_msr_list->indices[i] == MSR_STAR) {
 860                     has_msr_star = true;
 861                     continue;
 862                 }
 863                 if (kvm_msr_list->indices[i] == MSR_VM_HSAVE_PA) {
 864                     has_msr_hsave_pa = true;
 865                     continue;
 866                 }
 867                 if (kvm_msr_list->indices[i] == MSR_TSC_ADJUST) {
 868                     has_msr_tsc_adjust = true;
 869                     continue;
 870                 }
 871                 if (kvm_msr_list->indices[i] == MSR_IA32_TSCDEADLINE) {
 872                     has_msr_tsc_deadline = true;
 873                     continue;
 874                 }
 875                 if (kvm_msr_list->indices[i] == MSR_IA32_SMBASE) {
 876                     has_msr_smbase = true;
 877                     continue;
 878                 }
 879                 if (kvm_msr_list->indices[i] == MSR_IA32_MISC_ENABLE) {
 880                     has_msr_misc_enable = true;
 881                     continue;
 882                 }
 883                 if (kvm_msr_list->indices[i] == MSR_IA32_BNDCFGS) {
 884                     has_msr_bndcfgs = true;
 885                     continue;
 886                 }
 887                 if (kvm_msr_list->indices[i] == MSR_IA32_XSS) {
 888                     has_msr_xss = true;
 889                     continue;
 890                 }
 891             }
 892         }
 893
 894         g_free(kvm_msr_list);
 895     }
 896
 897     return ret;
 898 }
 899
 900 static Notifier smram_machine_done;
 901 static KVMMemoryListener smram_listener;
 902 static AddressSpace smram_address_space;
 903 static MemoryRegion smram_as_root;
 904 static MemoryRegion smram_as_mem;
 905
 906 static void register_smram_listener(Notifier *n, void *unused)
 907 {
 908     MemoryRegion *smram =
 909         (MemoryRegion *) object_resolve_path("/machine/smram", NULL);
 910
 911     /* Outer container... */
 912     memory_region_init(&smram_as_root, OBJECT(kvm_state), "mem-container-smram", ~0ull);
 913     memory_region_set_enabled(&smram_as_root, true);
 914
 915     /* ... with two regions inside: normal system memory with low
 916      * priority, and...
 917      */
 918     memory_region_init_alias(&smram_as_mem, OBJECT(kvm_state), "mem-smram",
 919                              get_system_memory(), 0, ~0ull);
 920     memory_region_add_subregion_overlap(&smram_as_root, 0, &smram_as_mem, 0);
 921     memory_region_set_enabled(&smram_as_mem, true);
 922
 923     if (smram) {
 924         /* ... SMRAM with higher priority */
 925         memory_region_add_subregion_overlap(&smram_as_root, 0, smram, 10);
 926         memory_region_set_enabled(smram, true);
 927     }
 928
 929     address_space_init(&smram_address_space, &smram_as_root, "KVM-SMRAM");
 930     kvm_memory_listener_register(kvm_state, &smram_listener,
 931                                  &smram_address_space, 1);
 932 }
 933
 934 int kvm_arch_init(MachineState *ms, KVMState *s)
 935 {
 936     uint64_t identity_base = 0xfffbc000;
 937     uint64_t shadow_mem;
 938     int ret;
 939     struct utsname utsname;
 940
 941     ret = kvm_get_supported_msrs(s);
 942     if (ret < 0) {
 943         return ret;
 944     }
 945
 946     uname(&utsname);
 947     lm_capable_kernel = strcmp(utsname.machine, "x86_64") == 0;
 948
 949     /*
 950      * On older Intel CPUs, KVM uses vm86 mode to emulate 16-bit code directly.
 951      * In order to use vm86 mode, an EPT identity map and a TSS  are needed.
 952      * Since these must be part of guest physical memory, we need to allocate
 953      * them, both by setting their start addresses in the kernel and by
 954      * creating a corresponding e820 entry. We need 4 pages before the BIOS.
 955      *
 956      * Older KVM versions may not support setting the identity map base. In
 957      * that case we need to stick with the default, i.e. a 256K maximum BIOS
 958      * size.
 959      */
 960     if (kvm_check_extension(s, KVM_CAP_SET_IDENTITY_MAP_ADDR)) {
 961         /* Allows up to 16M BIOSes. */
 962         identity_base = 0xfeffc000;
 963
 964         ret = kvm_vm_ioctl(s, KVM_SET_IDENTITY_MAP_ADDR, &identity_base);
 965         if (ret < 0) {
 966             return ret;
 967         }
 968     }
 969
 970     /* Set TSS base one page after EPT identity map. */
 971     ret = kvm_vm_ioctl(s, KVM_SET_TSS_ADDR, identity_base + 0x1000);
 972     if (ret < 0) {
 973         return ret;
 974     }
 975
 976     /* Tell fw_cfg to notify the BIOS to reserve the range. */
 977     ret = e820_add_entry(identity_base, 0x4000, E820_RESERVED);
 978     if (ret < 0) {
 979         fprintf(stderr, "e820_add_entry() table is full\n");
 980         return ret;
 981     }
 982     qemu_register_reset(kvm_unpoison_all, NULL);
 983
 984     shadow_mem = machine_kvm_shadow_mem(ms);
 985     if (shadow_mem != -1) {
 986         shadow_mem /= 4096;
 987         ret = kvm_vm_ioctl(s, KVM_SET_NR_MMU_PAGES, shadow_mem);
 988         if (ret < 0) {
 989             return ret;
 990         }
 991     }
 992
 993     if (kvm_check_extension(s, KVM_CAP_X86_SMM)) {
 994         smram_machine_done.notify = register_smram_listener;
 995         qemu_add_machine_init_done_notifier(&smram_machine_done);
 996     }
 997     return 0;
 998 }
 999
1000 static void set_v8086_seg(struct kvm_segment *lhs, const SegmentCache *rhs)
1001 {
1002     lhs->selector = rhs->selector;
1003     lhs->base = rhs->base;
1004     lhs->limit = rhs->limit;
1005     lhs->type = 3;
1006     lhs->present = 1;
1007     lhs->dpl = 3;
1008     lhs->db = 0;
1009     lhs->s = 1;
1010     lhs->l = 0;
1011     lhs->g = 0;
1012     lhs->avl = 0;
1013     lhs->unusable = 0;
1014 }
1015
1016 static void set_seg(struct kvm_segment *lhs, const SegmentCache *rhs)
1017 {
1018     unsigned flags = rhs->flags;
1019     lhs->selector = rhs->selector;
1020     lhs->base = rhs->base;
1021     lhs->limit = rhs->limit;
1022     lhs->type = (flags >> DESC_TYPE_SHIFT) & 15;
1023     lhs->present = (flags & DESC_P_MASK) != 0;
1024     lhs->dpl = (flags >> DESC_DPL_SHIFT) & 3;
1025     lhs->db = (flags >> DESC_B_SHIFT) & 1;
1026     lhs->s = (flags & DESC_S_MASK) != 0;
1027     lhs->l = (flags >> DESC_L_SHIFT) & 1;
1028     lhs->g = (flags & DESC_G_MASK) != 0;
1029     lhs->avl = (flags & DESC_AVL_MASK) != 0;
1030     lhs->unusable = 0;
1031     lhs->padding = 0;
1032 }
1033
1034 static void get_seg(SegmentCache *lhs, const struct kvm_segment *rhs)
1035 {
1036     lhs->selector = rhs->selector;
1037     lhs->base = rhs->base;
1038     lhs->limit = rhs->limit;
1039     lhs->flags = (rhs->type << DESC_TYPE_SHIFT) |
1040                  (rhs->present * DESC_P_MASK) |
1041                  (rhs->dpl << DESC_DPL_SHIFT) |
1042                  (rhs->db << DESC_B_SHIFT) |
1043                  (rhs->s * DESC_S_MASK) |
1044                  (rhs->l << DESC_L_SHIFT) |
1045                  (rhs->g * DESC_G_MASK) |
1046                  (rhs->avl * DESC_AVL_MASK);
1047 }
1048
1049 static void kvm_getput_reg(__u64 *kvm_reg, target_ulong *qemu_reg, int set)
1050 {
1051     if (set) {
1052         *kvm_reg = *qemu_reg;
1053     } else {
1054         *qemu_reg = *kvm_reg;
1055     }
1056 }
1057
1058 static int kvm_getput_regs(X86CPU *cpu, int set)
1059 {
1060     CPUX86State *env = &cpu->env;
1061     struct kvm_regs regs;
1062     int ret = 0;
1063
1064     if (!set) {
1065         ret = kvm_vcpu_ioctl(CPU(cpu), KVM_GET_REGS, &regs);
1066         if (ret < 0) {
1067             return ret;
1068         }
1069     }
1070
1071     kvm_getput_reg(&regs.rax, &env->regs[R_EAX], set);
1072     kvm_getput_reg(&regs.rbx, &env->regs[R_EBX], set);
1073     kvm_getput_reg(&regs.rcx, &env->regs[R_ECX], set);
1074     kvm_getput_reg(&regs.rdx, &env->regs[R_EDX], set);
1075     kvm_getput_reg(&regs.rsi, &env->regs[R_ESI], set);
1076     kvm_getput_reg(&regs.rdi, &env->regs[R_EDI], set);
1077     kvm_getput_reg(&regs.rsp, &env->regs[R_ESP], set);
1078     kvm_getput_reg(&regs.rbp, &env->regs[R_EBP], set);
1079 #ifdef TARGET_X86_64
1080     kvm_getput_reg(&regs.r8, &env->regs[8], set);
1081     kvm_getput_reg(&regs.r9, &env->regs[9], set);
1082     kvm_getput_reg(&regs.r10, &env->regs[10], set);
1083     kvm_getput_reg(&regs.r11, &env->regs[11], set);
1084     kvm_getput_reg(&regs.r12, &env->regs[12], set);
1085     kvm_getput_reg(&regs.r13, &env->regs[13], set);
1086     kvm_getput_reg(&regs.r14, &env->regs[14], set);
1087     kvm_getput_reg(&regs.r15, &env->regs[15], set);
1088 #endif
1089
1090     kvm_getput_reg(&regs.rflags, &env->eflags, set);
1091     kvm_getput_reg(&regs.rip, &env->eip, set);
1092
1093     if (set) {
1094         ret = kvm_vcpu_ioctl(CPU(cpu), KVM_SET_REGS, &regs);
1095     }
1096
1097     return ret;
1098 }
1099
1100 static int kvm_put_fpu(X86CPU *cpu)
1101 {
1102     CPUX86State *env = &cpu->env;
1103     struct kvm_fpu fpu;
1104     int i;
1105
1106     memset(&fpu, 0, sizeof fpu);
1107     fpu.fsw = env->fpus & ~(7 << 11);
1108     fpu.fsw |= (env->fpstt & 7) << 11;
1109     fpu.fcw = env->fpuc;
1110     fpu.last_opcode = env->fpop;
1111     fpu.last_ip = env->fpip;
1112     fpu.last_dp = env->fpdp;
1113     for (i = 0; i < 8; ++i) {
1114         fpu.ftwx |= (!env->fptags[i]) << i;
1115     }
1116     memcpy(fpu.fpr, env->fpregs, sizeof env->fpregs);
1117     for (i = 0; i < CPU_NB_REGS; i++) {
1118         stq_p(&fpu.xmm[i][0], env->xmm_regs[i].XMM_Q(0));
1119         stq_p(&fpu.xmm[i][8], env->xmm_regs[i].XMM_Q(1));
1120     }
1121     fpu.mxcsr = env->mxcsr;
1122
1123     return kvm_vcpu_ioctl(CPU(cpu), KVM_SET_FPU, &fpu);
1124 }
1125
1126 #define XSAVE_FCW_FSW     0
1127 #define XSAVE_FTW_FOP     1
1128 #define XSAVE_CWD_RIP     2
1129 #define XSAVE_CWD_RDP     4
1130 #define XSAVE_MXCSR       6
1131 #define XSAVE_ST_SPACE    8
1132 #define XSAVE_XMM_SPACE   40
1133 #define XSAVE_XSTATE_BV   128
1134 #define XSAVE_YMMH_SPACE  144
1135 #define XSAVE_BNDREGS     240
1136 #define XSAVE_BNDCSR      256
1137 #define XSAVE_OPMASK      272
1138 #define XSAVE_ZMM_Hi256   288
1139 #define XSAVE_Hi16_ZMM    416
1140
1141 static int kvm_put_xsave(X86CPU *cpu)
1142 {
1143     CPUX86State *env = &cpu->env;
1144     struct kvm_xsave* xsave = env->kvm_xsave_buf;
1145     uint16_t cwd, swd, twd;
1146     uint8_t *xmm, *ymmh, *zmmh;
1147     int i, r;
1148
1149     if (!kvm_has_xsave()) {
1150         return kvm_put_fpu(cpu);
1151     }
1152
1153     memset(xsave, 0, sizeof(struct kvm_xsave));
1154     twd = 0;
1155     swd = env->fpus & ~(7 << 11);
1156     swd |= (env->fpstt & 7) << 11;
1157     cwd = env->fpuc;
1158     for (i = 0; i < 8; ++i) {
1159         twd |= (!env->fptags[i]) << i;
1160     }
1161     xsave->region[XSAVE_FCW_FSW] = (uint32_t)(swd << 16) + cwd;
1162     xsave->region[XSAVE_FTW_FOP] = (uint32_t)(env->fpop << 16) + twd;
1163     memcpy(&xsave->region[XSAVE_CWD_RIP], &env->fpip, sizeof(env->fpip));
1164     memcpy(&xsave->region[XSAVE_CWD_RDP], &env->fpdp, sizeof(env->fpdp));
1165     memcpy(&xsave->region[XSAVE_ST_SPACE], env->fpregs,
1166             sizeof env->fpregs);
1167     xsave->region[XSAVE_MXCSR] = env->mxcsr;
1168     *(uint64_t *)&xsave->region[XSAVE_XSTATE_BV] = env->xstate_bv;
1169     memcpy(&xsave->region[XSAVE_BNDREGS], env->bnd_regs,
1170             sizeof env->bnd_regs);
1171     memcpy(&xsave->region[XSAVE_BNDCSR], &env->bndcs_regs,
1172             sizeof(env->bndcs_regs));
1173     memcpy(&xsave->region[XSAVE_OPMASK], env->opmask_regs,
1174             sizeof env->opmask_regs);
1175
1176     xmm = (uint8_t *)&xsave->region[XSAVE_XMM_SPACE];
1177     ymmh = (uint8_t *)&xsave->region[XSAVE_YMMH_SPACE];
1178     zmmh = (uint8_t *)&xsave->region[XSAVE_ZMM_Hi256];
1179     for (i = 0; i < CPU_NB_REGS; i++, xmm += 16, ymmh += 16, zmmh += 32) {
1180         stq_p(xmm,     env->xmm_regs[i].XMM_Q(0));
1181         stq_p(xmm+8,   env->xmm_regs[i].XMM_Q(1));
1182         stq_p(ymmh,    env->xmm_regs[i].XMM_Q(2));
1183         stq_p(ymmh+8,  env->xmm_regs[i].XMM_Q(3));
1184         stq_p(zmmh,    env->xmm_regs[i].XMM_Q(4));
1185         stq_p(zmmh+8,  env->xmm_regs[i].XMM_Q(5));
1186         stq_p(zmmh+16, env->xmm_regs[i].XMM_Q(6));
1187         stq_p(zmmh+24, env->xmm_regs[i].XMM_Q(7));
1188     }
1189
1190 #ifdef TARGET_X86_64
1191     memcpy(&xsave->region[XSAVE_Hi16_ZMM], &env->xmm_regs[16],
1192             16 * sizeof env->xmm_regs[16]);
1193 #endif
1194     r = kvm_vcpu_ioctl(CPU(cpu), KVM_SET_XSAVE, xsave);
1195     return r;
1196 }
1197
1198 static int kvm_put_xcrs(X86CPU *cpu)
1199 {
1200     CPUX86State *env = &cpu->env;
1201     struct kvm_xcrs xcrs = {};
1202
1203     if (!kvm_has_xcrs()) {
1204         return 0;
1205     }
1206
1207     xcrs.nr_xcrs = 1;
1208     xcrs.flags = 0;
1209     xcrs.xcrs[0].xcr = 0;
1210     xcrs.xcrs[0].value = env->xcr0;
1211     return kvm_vcpu_ioctl(CPU(cpu), KVM_SET_XCRS, &xcrs);
1212 }
1213
1214 static int kvm_put_sregs(X86CPU *cpu)
1215 {
1216     CPUX86State *env = &cpu->env;
1217     struct kvm_sregs sregs;
1218
1219     memset(sregs.interrupt_bitmap, 0, sizeof(sregs.interrupt_bitmap));
1220     if (env->interrupt_injected >= 0) {
1221         sregs.interrupt_bitmap[env->interrupt_injected / 64] |=
1222                 (uint64_t)1 << (env->interrupt_injected % 64);
1223     }
1224
1225     if ((env->eflags & VM_MASK)) {
1226         set_v8086_seg(&sregs.cs, &env->segs[R_CS]);
1227         set_v8086_seg(&sregs.ds, &env->segs[R_DS]);
1228         set_v8086_seg(&sregs.es, &env->segs[R_ES]);
1229         set_v8086_seg(&sregs.fs, &env->segs[R_FS]);
1230         set_v8086_seg(&sregs.gs, &env->segs[R_GS]);
1231         set_v8086_seg(&sregs.ss, &env->segs[R_SS]);
1232     } else {
1233         set_seg(&sregs.cs, &env->segs[R_CS]);
1234         set_seg(&sregs.ds, &env->segs[R_DS]);
1235         set_seg(&sregs.es, &env->segs[R_ES]);
1236         set_seg(&sregs.fs, &env->segs[R_FS]);
1237         set_seg(&sregs.gs, &env->segs[R_GS]);
1238         set_seg(&sregs.ss, &env->segs[R_SS]);
1239     }
1240
1241     set_seg(&sregs.tr, &env->tr);
1242     set_seg(&sregs.ldt, &env->ldt);
1243
1244     sregs.idt.limit = env->idt.limit;
1245     sregs.idt.base = env->idt.base;
1246     memset(sregs.idt.padding, 0, sizeof sregs.idt.padding);
1247     sregs.gdt.limit = env->gdt.limit;
1248     sregs.gdt.base = env->gdt.base;
1249     memset(sregs.gdt.padding, 0, sizeof sregs.gdt.padding);
1250
1251     sregs.cr0 = env->cr[0];
1252     sregs.cr2 = env->cr[2];
1253     sregs.cr3 = env->cr[3];
1254     sregs.cr4 = env->cr[4];
1255
1256     sregs.cr8 = cpu_get_apic_tpr(cpu->apic_state);
1257     sregs.apic_base = cpu_get_apic_base(cpu->apic_state);
1258
1259     sregs.efer = env->efer;
1260
1261     return kvm_vcpu_ioctl(CPU(cpu), KVM_SET_SREGS, &sregs);
1262 }
1263
1264 static void kvm_msr_entry_set(struct kvm_msr_entry *entry,
1265                               uint32_t index, uint64_t value)
1266 {
1267     entry->index = index;
1268     entry->reserved = 0;
1269     entry->data = value;
1270 }
1271
1272 static int kvm_put_tscdeadline_msr(X86CPU *cpu)
1273 {
1274     CPUX86State *env = &cpu->env;
1275     struct {
1276         struct kvm_msrs info;
1277         struct kvm_msr_entry entries[1];
1278     } msr_data;
1279     struct kvm_msr_entry *msrs = msr_data.entries;
1280
1281     if (!has_msr_tsc_deadline) {
1282         return 0;
1283     }
1284
1285     kvm_msr_entry_set(&msrs[0], MSR_IA32_TSCDEADLINE, env->tsc_deadline);
1286
1287     msr_data.info = (struct kvm_msrs) {
1288         .nmsrs = 1,
1289     };
1290
1291     return kvm_vcpu_ioctl(CPU(cpu), KVM_SET_MSRS, &msr_data);
1292 }
1293
1294 /*
1295  * Provide a separate write service for the feature control MSR in order to
1296  * kick the VCPU out of VMXON or even guest mode on reset. This has to be done
1297  * before writing any other state because forcibly leaving nested mode
1298  * invalidates the VCPU state.
1299  */
1300 static int kvm_put_msr_feature_control(X86CPU *cpu)
1301 {
1302     struct {
1303         struct kvm_msrs info;
1304         struct kvm_msr_entry entry;
1305     } msr_data;
1306
1307     kvm_msr_entry_set(&msr_data.entry, MSR_IA32_FEATURE_CONTROL,
1308                       cpu->env.msr_ia32_feature_control);
1309
1310     msr_data.info = (struct kvm_msrs) {
1311         .nmsrs = 1,
1312     };
1313
1314     return kvm_vcpu_ioctl(CPU(cpu), KVM_SET_MSRS, &msr_data);
1315 }
1316
1317 static int kvm_put_msrs(X86CPU *cpu, int level)
1318 {
1319     CPUX86State *env = &cpu->env;
1320     struct {
1321         struct kvm_msrs info;
1322         struct kvm_msr_entry entries[150];
1323     } msr_data;
1324     struct kvm_msr_entry *msrs = msr_data.entries;
1325     int n = 0, i;
1326
1327     kvm_msr_entry_set(&msrs[n++], MSR_IA32_SYSENTER_CS, env->sysenter_cs);
1328     kvm_msr_entry_set(&msrs[n++], MSR_IA32_SYSENTER_ESP, env->sysenter_esp);
1329     kvm_msr_entry_set(&msrs[n++], MSR_IA32_SYSENTER_EIP, env->sysenter_eip);
1330     kvm_msr_entry_set(&msrs[n++], MSR_PAT, env->pat);
1331     if (has_msr_star) {
1332         kvm_msr_entry_set(&msrs[n++], MSR_STAR, env->star);
1333     }
1334     if (has_msr_hsave_pa) {
1335         kvm_msr_entry_set(&msrs[n++], MSR_VM_HSAVE_PA, env->vm_hsave);
1336     }
1337     if (has_msr_tsc_adjust) {
1338         kvm_msr_entry_set(&msrs[n++], MSR_TSC_ADJUST, env->tsc_adjust);
1339     }
1340     if (has_msr_misc_enable) {
1341         kvm_msr_entry_set(&msrs[n++], MSR_IA32_MISC_ENABLE,
1342                           env->msr_ia32_misc_enable);
1343     }
1344     if (has_msr_smbase) {
1345         kvm_msr_entry_set(&msrs[n++], MSR_IA32_SMBASE, env->smbase);
1346     }
1347     if (has_msr_bndcfgs) {
1348         kvm_msr_entry_set(&msrs[n++], MSR_IA32_BNDCFGS, env->msr_bndcfgs);
1349     }
1350     if (has_msr_xss) {
1351         kvm_msr_entry_set(&msrs[n++], MSR_IA32_XSS, env->xss);
1352     }
1353 #ifdef TARGET_X86_64
1354     if (lm_capable_kernel) {
1355         kvm_msr_entry_set(&msrs[n++], MSR_CSTAR, env->cstar);
1356         kvm_msr_entry_set(&msrs[n++], MSR_KERNELGSBASE, env->kernelgsbase);
1357         kvm_msr_entry_set(&msrs[n++], MSR_FMASK, env->fmask);
1358         kvm_msr_entry_set(&msrs[n++], MSR_LSTAR, env->lstar);
1359     }
1360 #endif
1361     /*
1362      * The following MSRs have side effects on the guest or are too heavy
1363      * for normal writeback. Limit them to reset or full state updates.
1364      */
1365     if (level >= KVM_PUT_RESET_STATE) {
1366         kvm_msr_entry_set(&msrs[n++], MSR_IA32_TSC, env->tsc);
1367         kvm_msr_entry_set(&msrs[n++], MSR_KVM_SYSTEM_TIME,
1368                           env->system_time_msr);
1369         kvm_msr_entry_set(&msrs[n++], MSR_KVM_WALL_CLOCK, env->wall_clock_msr);
1370         if (has_msr_async_pf_en) {
1371             kvm_msr_entry_set(&msrs[n++], MSR_KVM_ASYNC_PF_EN,
1372                               env->async_pf_en_msr);
1373         }
1374         if (has_msr_pv_eoi_en) {
1375             kvm_msr_entry_set(&msrs[n++], MSR_KVM_PV_EOI_EN,
1376                               env->pv_eoi_en_msr);
1377         }
1378         if (has_msr_kvm_steal_time) {
1379             kvm_msr_entry_set(&msrs[n++], MSR_KVM_STEAL_TIME,
1380                               env->steal_time_msr);
1381         }
1382         if (has_msr_architectural_pmu) {
1383             /* Stop the counter.  */
1384             kvm_msr_entry_set(&msrs[n++], MSR_CORE_PERF_FIXED_CTR_CTRL, 0);
1385             kvm_msr_entry_set(&msrs[n++], MSR_CORE_PERF_GLOBAL_CTRL, 0);
1386
1387             /* Set the counter values.  */
1388             for (i = 0; i < MAX_FIXED_COUNTERS; i++) {
1389                 kvm_msr_entry_set(&msrs[n++], MSR_CORE_PERF_FIXED_CTR0 + i,
1390                                   env->msr_fixed_counters[i]);
1391             }
1392             for (i = 0; i < num_architectural_pmu_counters; i++) {
1393                 kvm_msr_entry_set(&msrs[n++], MSR_P6_PERFCTR0 + i,
1394                                   env->msr_gp_counters[i]);
1395                 kvm_msr_entry_set(&msrs[n++], MSR_P6_EVNTSEL0 + i,
1396                                   env->msr_gp_evtsel[i]);
1397             }
1398             kvm_msr_entry_set(&msrs[n++], MSR_CORE_PERF_GLOBAL_STATUS,
1399                               env->msr_global_status);
1400             kvm_msr_entry_set(&msrs[n++], MSR_CORE_PERF_GLOBAL_OVF_CTRL,
1401                               env->msr_global_ovf_ctrl);
1402
1403             /* Now start the PMU.  */
1404             kvm_msr_entry_set(&msrs[n++], MSR_CORE_PERF_FIXED_CTR_CTRL,
1405                               env->msr_fixed_ctr_ctrl);
1406             kvm_msr_entry_set(&msrs[n++], MSR_CORE_PERF_GLOBAL_CTRL,
1407                               env->msr_global_ctrl);
1408         }
1409         if (has_msr_hv_hypercall) {
1410             kvm_msr_entry_set(&msrs[n++], HV_X64_MSR_GUEST_OS_ID,
1411                               env->msr_hv_guest_os_id);
1412             kvm_msr_entry_set(&msrs[n++], HV_X64_MSR_HYPERCALL,
1413                               env->msr_hv_hypercall);
1414         }
1415         if (has_msr_hv_vapic) {
1416             kvm_msr_entry_set(&msrs[n++], HV_X64_MSR_APIC_ASSIST_PAGE,
1417                               env->msr_hv_vapic);
1418         }
1419         if (has_msr_hv_tsc) {
1420             kvm_msr_entry_set(&msrs[n++], HV_X64_MSR_REFERENCE_TSC,
1421                               env->msr_hv_tsc);
1422         }
1423         if (has_msr_mtrr) {
1424             kvm_msr_entry_set(&msrs[n++], MSR_MTRRdefType, env->mtrr_deftype);
1425             kvm_msr_entry_set(&msrs[n++],
1426                               MSR_MTRRfix64K_00000, env->mtrr_fixed[0]);
1427             kvm_msr_entry_set(&msrs[n++],
1428                               MSR_MTRRfix16K_80000, env->mtrr_fixed[1]);
1429             kvm_msr_entry_set(&msrs[n++],
1430                               MSR_MTRRfix16K_A0000, env->mtrr_fixed[2]);
1431             kvm_msr_entry_set(&msrs[n++],
1432                               MSR_MTRRfix4K_C0000, env->mtrr_fixed[3]);
1433             kvm_msr_entry_set(&msrs[n++],
1434                               MSR_MTRRfix4K_C8000, env->mtrr_fixed[4]);
1435             kvm_msr_entry_set(&msrs[n++],
1436                               MSR_MTRRfix4K_D0000, env->mtrr_fixed[5]);
1437             kvm_msr_entry_set(&msrs[n++],
1438                               MSR_MTRRfix4K_D8000, env->mtrr_fixed[6]);
1439             kvm_msr_entry_set(&msrs[n++],
1440                               MSR_MTRRfix4K_E0000, env->mtrr_fixed[7]);
1441             kvm_msr_entry_set(&msrs[n++],
1442                               MSR_MTRRfix4K_E8000, env->mtrr_fixed[8]);
1443             kvm_msr_entry_set(&msrs[n++],
1444                               MSR_MTRRfix4K_F0000, env->mtrr_fixed[9]);
1445             kvm_msr_entry_set(&msrs[n++],
1446                               MSR_MTRRfix4K_F8000, env->mtrr_fixed[10]);
1447             for (i = 0; i < MSR_MTRRcap_VCNT; i++) {
1448                 kvm_msr_entry_set(&msrs[n++],
1449                                   MSR_MTRRphysBase(i), env->mtrr_var[i].base);
1450                 kvm_msr_entry_set(&msrs[n++],
1451                                   MSR_MTRRphysMask(i), env->mtrr_var[i].mask);
1452             }
1453         }
1454
1455         /* Note: MSR_IA32_FEATURE_CONTROL is written separately, see
1456          *       kvm_put_msr_feature_control. */
1457     }
1458     if (env->mcg_cap) {
1459         int i;
1460
1461         kvm_msr_entry_set(&msrs[n++], MSR_MCG_STATUS, env->mcg_status);
1462         kvm_msr_entry_set(&msrs[n++], MSR_MCG_CTL, env->mcg_ctl);
1463         for (i = 0; i < (env->mcg_cap & 0xff) * 4; i++) {
1464             kvm_msr_entry_set(&msrs[n++], MSR_MC0_CTL + i, env->mce_banks[i]);
1465         }
1466     }
1467
1468     msr_data.info = (struct kvm_msrs) {
1469         .nmsrs = n,
1470     };
1471
1472     return kvm_vcpu_ioctl(CPU(cpu), KVM_SET_MSRS, &msr_data);
1473
1474 }
1475
1476
1477 static int kvm_get_fpu(X86CPU *cpu)
1478 {
1479     CPUX86State *env = &cpu->env;
1480     struct kvm_fpu fpu;
1481     int i, ret;
1482
1483     ret = kvm_vcpu_ioctl(CPU(cpu), KVM_GET_FPU, &fpu);
1484     if (ret < 0) {
1485         return ret;
1486     }
1487
1488     env->fpstt = (fpu.fsw >> 11) & 7;
1489     env->fpus = fpu.fsw;
1490     env->fpuc = fpu.fcw;
1491     env->fpop = fpu.last_opcode;
1492     env->fpip = fpu.last_ip;
1493     env->fpdp = fpu.last_dp;
1494     for (i = 0; i < 8; ++i) {
1495         env->fptags[i] = !((fpu.ftwx >> i) & 1);
1496     }
1497     memcpy(env->fpregs, fpu.fpr, sizeof env->fpregs);
1498     for (i = 0; i < CPU_NB_REGS; i++) {
1499         env->xmm_regs[i].XMM_Q(0) = ldq_p(&fpu.xmm[i][0]);
1500         env->xmm_regs[i].XMM_Q(1) = ldq_p(&fpu.xmm[i][8]);
1501     }
1502     env->mxcsr = fpu.mxcsr;
1503
1504     return 0;
1505 }
1506
1507 static int kvm_get_xsave(X86CPU *cpu)
1508 {
1509     CPUX86State *env = &cpu->env;
1510     struct kvm_xsave* xsave = env->kvm_xsave_buf;
1511     int ret, i;
1512     const uint8_t *xmm, *ymmh, *zmmh;
1513     uint16_t cwd, swd, twd;
1514
1515     if (!kvm_has_xsave()) {
1516         return kvm_get_fpu(cpu);
1517     }
1518
1519     ret = kvm_vcpu_ioctl(CPU(cpu), KVM_GET_XSAVE, xsave);
1520     if (ret < 0) {
1521         return ret;
1522     }
1523
1524     cwd = (uint16_t)xsave->region[XSAVE_FCW_FSW];
1525     swd = (uint16_t)(xsave->region[XSAVE_FCW_FSW] >> 16);
1526     twd = (uint16_t)xsave->region[XSAVE_FTW_FOP];
1527     env->fpop = (uint16_t)(xsave->region[XSAVE_FTW_FOP] >> 16);
1528     env->fpstt = (swd >> 11) & 7;
1529     env->fpus = swd;
1530     env->fpuc = cwd;
1531     for (i = 0; i < 8; ++i) {
1532         env->fptags[i] = !((twd >> i) & 1);
1533     }
1534     memcpy(&env->fpip, &xsave->region[XSAVE_CWD_RIP], sizeof(env->fpip));
1535     memcpy(&env->fpdp, &xsave->region[XSAVE_CWD_RDP], sizeof(env->fpdp));
1536     env->mxcsr = xsave->region[XSAVE_MXCSR];
1537     memcpy(env->fpregs, &xsave->region[XSAVE_ST_SPACE],
1538             sizeof env->fpregs);
1539     env->xstate_bv = *(uint64_t *)&xsave->region[XSAVE_XSTATE_BV];
1540     memcpy(env->bnd_regs, &xsave->region[XSAVE_BNDREGS],
1541             sizeof env->bnd_regs);
1542     memcpy(&env->bndcs_regs, &xsave->region[XSAVE_BNDCSR],
1543             sizeof(env->bndcs_regs));
1544     memcpy(env->opmask_regs, &xsave->region[XSAVE_OPMASK],
1545             sizeof env->opmask_regs);
1546
1547     xmm = (const uint8_t *)&xsave->region[XSAVE_XMM_SPACE];
1548     ymmh = (const uint8_t *)&xsave->region[XSAVE_YMMH_SPACE];
1549     zmmh = (const uint8_t *)&xsave->region[XSAVE_ZMM_Hi256];
1550     for (i = 0; i < CPU_NB_REGS; i++, xmm += 16, ymmh += 16, zmmh += 32) {
1551         env->xmm_regs[i].XMM_Q(0) = ldq_p(xmm);
1552         env->xmm_regs[i].XMM_Q(1) = ldq_p(xmm+8);
1553         env->xmm_regs[i].XMM_Q(2) = ldq_p(ymmh);
1554         env->xmm_regs[i].XMM_Q(3) = ldq_p(ymmh+8);
1555         env->xmm_regs[i].XMM_Q(4) = ldq_p(zmmh);
1556         env->xmm_regs[i].XMM_Q(5) = ldq_p(zmmh+8);
1557         env->xmm_regs[i].XMM_Q(6) = ldq_p(zmmh+16);
1558         env->xmm_regs[i].XMM_Q(7) = ldq_p(zmmh+24);
1559     }
1560
1561 #ifdef TARGET_X86_64
1562     memcpy(&env->xmm_regs[16], &xsave->region[XSAVE_Hi16_ZMM],
1563            16 * sizeof env->xmm_regs[16]);
1564 #endif
1565     return 0;
1566 }
1567
1568 static int kvm_get_xcrs(X86CPU *cpu)
1569 {
1570     CPUX86State *env = &cpu->env;
1571     int i, ret;
1572     struct kvm_xcrs xcrs;
1573
1574     if (!kvm_has_xcrs()) {
1575         return 0;
1576     }
1577
1578     ret = kvm_vcpu_ioctl(CPU(cpu), KVM_GET_XCRS, &xcrs);
1579     if (ret < 0) {
1580         return ret;
1581     }
1582
1583     for (i = 0; i < xcrs.nr_xcrs; i++) {
1584         /* Only support xcr0 now */
1585         if (xcrs.xcrs[i].xcr == 0) {
1586             env->xcr0 = xcrs.xcrs[i].value;
1587             break;
1588         }
1589     }
1590     return 0;
1591 }
1592
1593 static int kvm_get_sregs(X86CPU *cpu)
1594 {
1595     CPUX86State *env = &cpu->env;
1596     struct kvm_sregs sregs;
1597     uint32_t hflags;
1598     int bit, i, ret;
1599
1600     ret = kvm_vcpu_ioctl(CPU(cpu), KVM_GET_SREGS, &sregs);
1601     if (ret < 0) {
1602         return ret;
1603     }
1604
1605     /* There can only be one pending IRQ set in the bitmap at a time, so try
1606        to find it and save its number instead (-1 for none). */
1607     env->interrupt_injected = -1;
1608     for (i = 0; i < ARRAY_SIZE(sregs.interrupt_bitmap); i++) {
1609         if (sregs.interrupt_bitmap[i]) {
1610             bit = ctz64(sregs.interrupt_bitmap[i]);
1611             env->interrupt_injected = i * 64 + bit;
1612             break;
1613         }
1614     }
1615
1616     get_seg(&env->segs[R_CS], &sregs.cs);
1617     get_seg(&env->segs[R_DS], &sregs.ds);
1618     get_seg(&env->segs[R_ES], &sregs.es);
1619     get_seg(&env->segs[R_FS], &sregs.fs);
1620     get_seg(&env->segs[R_GS], &sregs.gs);
1621     get_seg(&env->segs[R_SS], &sregs.ss);
1622
1623     get_seg(&env->tr, &sregs.tr);
1624     get_seg(&env->ldt, &sregs.ldt);
1625
1626     env->idt.limit = sregs.idt.limit;
1627     env->idt.base = sregs.idt.base;
1628     env->gdt.limit = sregs.gdt.limit;
1629     env->gdt.base = sregs.gdt.base;
1630
1631     env->cr[0] = sregs.cr0;
1632     env->cr[2] = sregs.cr2;
1633     env->cr[3] = sregs.cr3;
1634     env->cr[4] = sregs.cr4;
1635
1636     env->efer = sregs.efer;
1637
1638     /* changes to apic base and cr8/tpr are read back via kvm_arch_post_run */
1639
1640 #define HFLAG_COPY_MASK \
1641     ~( HF_CPL_MASK | HF_PE_MASK | HF_MP_MASK | HF_EM_MASK | \
1642        HF_TS_MASK | HF_TF_MASK | HF_VM_MASK | HF_IOPL_MASK | \
1643        HF_OSFXSR_MASK | HF_LMA_MASK | HF_CS32_MASK | \
1644        HF_SS32_MASK | HF_CS64_MASK | HF_ADDSEG_MASK)
1645
1646     hflags = (env->segs[R_SS].flags >> DESC_DPL_SHIFT) & HF_CPL_MASK;
1647     hflags |= (env->cr[0] & CR0_PE_MASK) << (HF_PE_SHIFT - CR0_PE_SHIFT);
1648     hflags |= (env->cr[0] << (HF_MP_SHIFT - CR0_MP_SHIFT)) &
1649                 (HF_MP_MASK | HF_EM_MASK | HF_TS_MASK);
1650     hflags |= (env->eflags & (HF_TF_MASK | HF_VM_MASK | HF_IOPL_MASK));
1651     hflags |= (env->cr[4] & CR4_OSFXSR_MASK) <<
1652                 (HF_OSFXSR_SHIFT - CR4_OSFXSR_SHIFT);
1653
1654     if (env->efer & MSR_EFER_LMA) {
1655         hflags |= HF_LMA_MASK;
1656     }
1657
1658     if ((hflags & HF_LMA_MASK) && (env->segs[R_CS].flags & DESC_L_MASK)) {
1659         hflags |= HF_CS32_MASK | HF_SS32_MASK | HF_CS64_MASK;
1660     } else {
1661         hflags |= (env->segs[R_CS].flags & DESC_B_MASK) >>
1662                     (DESC_B_SHIFT - HF_CS32_SHIFT);
1663         hflags |= (env->segs[R_SS].flags & DESC_B_MASK) >>
1664                     (DESC_B_SHIFT - HF_SS32_SHIFT);
1665         if (!(env->cr[0] & CR0_PE_MASK) || (env->eflags & VM_MASK) ||
1666             !(hflags & HF_CS32_MASK)) {
1667             hflags |= HF_ADDSEG_MASK;
1668         } else {
1669             hflags |= ((env->segs[R_DS].base | env->segs[R_ES].base |
1670                         env->segs[R_SS].base) != 0) << HF_ADDSEG_SHIFT;
1671         }
1672     }
1673     env->hflags = (env->hflags & HFLAG_COPY_MASK) | hflags;
1674
1675     return 0;
1676 }
1677
1678 static int kvm_get_msrs(X86CPU *cpu)
1679 {
1680     CPUX86State *env = &cpu->env;
1681     struct {
1682         struct kvm_msrs info;
1683         struct kvm_msr_entry entries[150];
1684     } msr_data;
1685     struct kvm_msr_entry *msrs = msr_data.entries;
1686     int ret, i, n;
1687
1688     n = 0;
1689     msrs[n++].index = MSR_IA32_SYSENTER_CS;
1690     msrs[n++].index = MSR_IA32_SYSENTER_ESP;
1691     msrs[n++].index = MSR_IA32_SYSENTER_EIP;
1692     msrs[n++].index = MSR_PAT;
1693     if (has_msr_star) {
1694         msrs[n++].index = MSR_STAR;
1695     }
1696     if (has_msr_hsave_pa) {
1697         msrs[n++].index = MSR_VM_HSAVE_PA;
1698     }
1699     if (has_msr_tsc_adjust) {
1700         msrs[n++].index = MSR_TSC_ADJUST;
1701     }
1702     if (has_msr_tsc_deadline) {
1703         msrs[n++].index = MSR_IA32_TSCDEADLINE;
1704     }
1705     if (has_msr_misc_enable) {
1706         msrs[n++].index = MSR_IA32_MISC_ENABLE;
1707     }
1708     if (has_msr_smbase) {
1709         msrs[n++].index = MSR_IA32_SMBASE;
1710     }
1711     if (has_msr_feature_control) {
1712         msrs[n++].index = MSR_IA32_FEATURE_CONTROL;
1713     }
1714     if (has_msr_bndcfgs) {
1715         msrs[n++].index = MSR_IA32_BNDCFGS;
1716     }
1717     if (has_msr_xss) {
1718         msrs[n++].index = MSR_IA32_XSS;
1719     }
1720
1721
1722     if (!env->tsc_valid) {
1723         msrs[n++].index = MSR_IA32_TSC;
1724         env->tsc_valid = !runstate_is_running();
1725     }
1726
1727 #ifdef TARGET_X86_64
1728     if (lm_capable_kernel) {
1729         msrs[n++].index = MSR_CSTAR;
1730         msrs[n++].index = MSR_KERNELGSBASE;
1731         msrs[n++].index = MSR_FMASK;
1732         msrs[n++].index = MSR_LSTAR;
1733     }
1734 #endif
1735     msrs[n++].index = MSR_KVM_SYSTEM_TIME;
1736     msrs[n++].index = MSR_KVM_WALL_CLOCK;
1737     if (has_msr_async_pf_en) {
1738         msrs[n++].index = MSR_KVM_ASYNC_PF_EN;
1739     }
1740     if (has_msr_pv_eoi_en) {
1741         msrs[n++].index = MSR_KVM_PV_EOI_EN;
1742     }
1743     if (has_msr_kvm_steal_time) {
1744         msrs[n++].index = MSR_KVM_STEAL_TIME;
1745     }
1746     if (has_msr_architectural_pmu) {
1747         msrs[n++].index = MSR_CORE_PERF_FIXED_CTR_CTRL;
1748         msrs[n++].index = MSR_CORE_PERF_GLOBAL_CTRL;
1749         msrs[n++].index = MSR_CORE_PERF_GLOBAL_STATUS;
1750         msrs[n++].index = MSR_CORE_PERF_GLOBAL_OVF_CTRL;
1751         for (i = 0; i < MAX_FIXED_COUNTERS; i++) {
1752             msrs[n++].index = MSR_CORE_PERF_FIXED_CTR0 + i;
1753         }
1754         for (i = 0; i < num_architectural_pmu_counters; i++) {
1755             msrs[n++].index = MSR_P6_PERFCTR0 + i;
1756             msrs[n++].index = MSR_P6_EVNTSEL0 + i;
1757         }
1758     }
1759
1760     if (env->mcg_cap) {
1761         msrs[n++].index = MSR_MCG_STATUS;
1762         msrs[n++].index = MSR_MCG_CTL;
1763         for (i = 0; i < (env->mcg_cap & 0xff) * 4; i++) {
1764             msrs[n++].index = MSR_MC0_CTL + i;
1765         }
1766     }
1767
1768     if (has_msr_hv_hypercall) {
1769         msrs[n++].index = HV_X64_MSR_HYPERCALL;
1770         msrs[n++].index = HV_X64_MSR_GUEST_OS_ID;
1771     }
1772     if (has_msr_hv_vapic) {
1773         msrs[n++].index = HV_X64_MSR_APIC_ASSIST_PAGE;
1774     }
1775     if (has_msr_hv_tsc) {
1776         msrs[n++].index = HV_X64_MSR_REFERENCE_TSC;
1777     }
1778     if (has_msr_mtrr) {
1779         msrs[n++].index = MSR_MTRRdefType;
1780         msrs[n++].index = MSR_MTRRfix64K_00000;
1781         msrs[n++].index = MSR_MTRRfix16K_80000;
1782         msrs[n++].index = MSR_MTRRfix16K_A0000;
1783         msrs[n++].index = MSR_MTRRfix4K_C0000;
1784         msrs[n++].index = MSR_MTRRfix4K_C8000;
1785         msrs[n++].index = MSR_MTRRfix4K_D0000;
1786         msrs[n++].index = MSR_MTRRfix4K_D8000;
1787         msrs[n++].index = MSR_MTRRfix4K_E0000;
1788         msrs[n++].index = MSR_MTRRfix4K_E8000;
1789         msrs[n++].index = MSR_MTRRfix4K_F0000;
1790         msrs[n++].index = MSR_MTRRfix4K_F8000;
1791         for (i = 0; i < MSR_MTRRcap_VCNT; i++) {
1792             msrs[n++].index = MSR_MTRRphysBase(i);
1793             msrs[n++].index = MSR_MTRRphysMask(i);
1794         }
1795     }
1796
1797     msr_data.info = (struct kvm_msrs) {
1798         .nmsrs = n,
1799     };
1800
1801     ret = kvm_vcpu_ioctl(CPU(cpu), KVM_GET_MSRS, &msr_data);
1802     if (ret < 0) {
1803         return ret;
1804     }
1805
1806     for (i = 0; i < ret; i++) {
1807         uint32_t index = msrs[i].index;
1808         switch (index) {
1809         case MSR_IA32_SYSENTER_CS:
1810             env->sysenter_cs = msrs[i].data;
1811             break;
1812         case MSR_IA32_SYSENTER_ESP:
1813             env->sysenter_esp = msrs[i].data;
1814             break;
1815         case MSR_IA32_SYSENTER_EIP:
1816             env->sysenter_eip = msrs[i].data;
1817             break;
1818         case MSR_PAT:
1819             env->pat = msrs[i].data;
1820             break;
1821         case MSR_STAR:
1822             env->star = msrs[i].data;
1823             break;
1824 #ifdef TARGET_X86_64
1825         case MSR_CSTAR:
1826             env->cstar = msrs[i].data;
1827             break;
1828         case MSR_KERNELGSBASE:
1829             env->kernelgsbase = msrs[i].data;
1830             break;
1831         case MSR_FMASK:
1832             env->fmask = msrs[i].data;
1833             break;
1834         case MSR_LSTAR:
1835             env->lstar = msrs[i].data;
1836             break;
1837 #endif
1838         case MSR_IA32_TSC:
1839             env->tsc = msrs[i].data;
1840             break;
1841         case MSR_TSC_ADJUST:
1842             env->tsc_adjust = msrs[i].data;
1843             break;
1844         case MSR_IA32_TSCDEADLINE:
1845             env->tsc_deadline = msrs[i].data;
1846             break;
1847         case MSR_VM_HSAVE_PA:
1848             env->vm_hsave = msrs[i].data;
1849             break;
1850         case MSR_KVM_SYSTEM_TIME:
1851             env->system_time_msr = msrs[i].data;
1852             break;
1853         case MSR_KVM_WALL_CLOCK:
1854             env->wall_clock_msr = msrs[i].data;
1855             break;
1856         case MSR_MCG_STATUS:
1857             env->mcg_status = msrs[i].data;
1858             break;
1859         case MSR_MCG_CTL:
1860             env->mcg_ctl = msrs[i].data;
1861             break;
1862         case MSR_IA32_MISC_ENABLE:
1863             env->msr_ia32_misc_enable = msrs[i].data;
1864             break;
1865         case MSR_IA32_SMBASE:
1866             env->smbase = msrs[i].data;
1867             break;
1868         case MSR_IA32_FEATURE_CONTROL:
1869             env->msr_ia32_feature_control = msrs[i].data;
1870             break;
1871         case MSR_IA32_BNDCFGS:
1872             env->msr_bndcfgs = msrs[i].data;
1873             break;
1874         case MSR_IA32_XSS:
1875             env->xss = msrs[i].data;
1876             break;
1877         default:
1878             if (msrs[i].index >= MSR_MC0_CTL &&
1879                 msrs[i].index < MSR_MC0_CTL + (env->mcg_cap & 0xff) * 4) {
1880                 env->mce_banks[msrs[i].index - MSR_MC0_CTL] = msrs[i].data;
1881             }
1882             break;
1883         case MSR_KVM_ASYNC_PF_EN:
1884             env->async_pf_en_msr = msrs[i].data;
1885             break;
1886         case MSR_KVM_PV_EOI_EN:
1887             env->pv_eoi_en_msr = msrs[i].data;
1888             break;
1889         case MSR_KVM_STEAL_TIME:
1890             env->steal_time_msr = msrs[i].data;
1891             break;
1892         case MSR_CORE_PERF_FIXED_CTR_CTRL:
1893             env->msr_fixed_ctr_ctrl = msrs[i].data;
1894             break;
1895         case MSR_CORE_PERF_GLOBAL_CTRL:
1896             env->msr_global_ctrl = msrs[i].data;
1897             break;
1898         case MSR_CORE_PERF_GLOBAL_STATUS:
1899             env->msr_global_status = msrs[i].data;
1900             break;
1901         case MSR_CORE_PERF_GLOBAL_OVF_CTRL:
1902             env->msr_global_ovf_ctrl = msrs[i].data;
1903             break;
1904         case MSR_CORE_PERF_FIXED_CTR0 ... MSR_CORE_PERF_FIXED_CTR0 + MAX_FIXED_COUNTERS - 1:
1905             env->msr_fixed_counters[index - MSR_CORE_PERF_FIXED_CTR0] = msrs[i].data;
1906             break;
1907         case MSR_P6_PERFCTR0 ... MSR_P6_PERFCTR0 + MAX_GP_COUNTERS - 1:
1908             env->msr_gp_counters[index - MSR_P6_PERFCTR0] = msrs[i].data;
1909             break;
1910         case MSR_P6_EVNTSEL0 ... MSR_P6_EVNTSEL0 + MAX_GP_COUNTERS - 1:
1911             env->msr_gp_evtsel[index - MSR_P6_EVNTSEL0] = msrs[i].data;
1912             break;
1913         case HV_X64_MSR_HYPERCALL:
1914             env->msr_hv_hypercall = msrs[i].data;
1915             break;
1916         case HV_X64_MSR_GUEST_OS_ID:
1917             env->msr_hv_guest_os_id = msrs[i].data;
1918             break;
1919         case HV_X64_MSR_APIC_ASSIST_PAGE:
1920             env->msr_hv_vapic = msrs[i].data;
1921             break;
1922         case HV_X64_MSR_REFERENCE_TSC:
1923             env->msr_hv_tsc = msrs[i].data;
1924             break;
1925         case MSR_MTRRdefType:
1926             env->mtrr_deftype = msrs[i].data;
1927             break;
1928         case MSR_MTRRfix64K_00000:
1929             env->mtrr_fixed[0] = msrs[i].data;
1930             break;
1931         case MSR_MTRRfix16K_80000:
1932             env->mtrr_fixed[1] = msrs[i].data;
1933             break;
1934         case MSR_MTRRfix16K_A0000:
1935             env->mtrr_fixed[2] = msrs[i].data;
1936             break;
1937         case MSR_MTRRfix4K_C0000:
1938             env->mtrr_fixed[3] = msrs[i].data;
1939             break;
1940         case MSR_MTRRfix4K_C8000:
1941             env->mtrr_fixed[4] = msrs[i].data;
1942             break;
1943         case MSR_MTRRfix4K_D0000:
1944             env->mtrr_fixed[5] = msrs[i].data;
1945             break;
1946         case MSR_MTRRfix4K_D8000:
1947             env->mtrr_fixed[6] = msrs[i].data;
1948             break;
1949         case MSR_MTRRfix4K_E0000:
1950             env->mtrr_fixed[7] = msrs[i].data;
1951             break;
1952         case MSR_MTRRfix4K_E8000:
1953             env->mtrr_fixed[8] = msrs[i].data;
1954             break;
1955         case MSR_MTRRfix4K_F0000:
1956             env->mtrr_fixed[9] = msrs[i].data;
1957             break;
1958         case MSR_MTRRfix4K_F8000:
1959             env->mtrr_fixed[10] = msrs[i].data;
1960             break;
1961         case MSR_MTRRphysBase(0) ... MSR_MTRRphysMask(MSR_MTRRcap_VCNT - 1):
1962             if (index & 1) {
1963                 env->mtrr_var[MSR_MTRRphysIndex(index)].mask = msrs[i].data;
1964             } else {
1965                 env->mtrr_var[MSR_MTRRphysIndex(index)].base = msrs[i].data;
1966             }
1967             break;
1968         }
1969     }
1970
1971     return 0;
1972 }
1973
1974 static int kvm_put_mp_state(X86CPU *cpu)
1975 {
1976     struct kvm_mp_state mp_state = { .mp_state = cpu->env.mp_state };
1977
1978     return kvm_vcpu_ioctl(CPU(cpu), KVM_SET_MP_STATE, &mp_state);
1979 }
1980
1981 static int kvm_get_mp_state(X86CPU *cpu)
1982 {
1983     CPUState *cs = CPU(cpu);
1984     CPUX86State *env = &cpu->env;
1985     struct kvm_mp_state mp_state;
1986     int ret;
1987
1988     ret = kvm_vcpu_ioctl(cs, KVM_GET_MP_STATE, &mp_state);
1989     if (ret < 0) {
1990         return ret;
1991     }
1992     env->mp_state = mp_state.mp_state;
1993     if (kvm_irqchip_in_kernel()) {
1994         cs->halted = (mp_state.mp_state == KVM_MP_STATE_HALTED);
1995     }
1996     return 0;
1997 }
1998
1999 static int kvm_get_apic(X86CPU *cpu)
2000 {
2001     DeviceState *apic = cpu->apic_state;
2002     struct kvm_lapic_state kapic;
2003     int ret;
2004
2005     if (apic && kvm_irqchip_in_kernel()) {
2006         ret = kvm_vcpu_ioctl(CPU(cpu), KVM_GET_LAPIC, &kapic);
2007         if (ret < 0) {
2008             return ret;
2009         }
2010
2011         kvm_get_apic_state(apic, &kapic);
2012     }
2013     return 0;
2014 }
2015
2016 static int kvm_put_apic(X86CPU *cpu)
2017 {
2018     DeviceState *apic = cpu->apic_state;
2019     struct kvm_lapic_state kapic;
2020
2021     if (apic && kvm_irqchip_in_kernel()) {
2022         kvm_put_apic_state(apic, &kapic);
2023
2024         return kvm_vcpu_ioctl(CPU(cpu), KVM_SET_LAPIC, &kapic);
2025     }
2026     return 0;
2027 }
2028
2029 static int kvm_put_vcpu_events(X86CPU *cpu, int level)
2030 {
2031     CPUState *cs = CPU(cpu);
2032     CPUX86State *env = &cpu->env;
2033     struct kvm_vcpu_events events = {};
2034
2035     if (!kvm_has_vcpu_events()) {
2036         return 0;
2037     }
2038
2039     events.exception.injected = (env->exception_injected >= 0);
2040     events.exception.nr = env->exception_injected;
2041     events.exception.has_error_code = env->has_error_code;
2042     events.exception.error_code = env->error_code;
2043     events.exception.pad = 0;
2044
2045     events.interrupt.injected = (env->interrupt_injected >= 0);
2046     events.interrupt.nr = env->interrupt_injected;
2047     events.interrupt.soft = env->soft_interrupt;
2048
2049     events.nmi.injected = env->nmi_injected;
2050     events.nmi.pending = env->nmi_pending;
2051     events.nmi.masked = !!(env->hflags2 & HF2_NMI_MASK);
2052     events.nmi.pad = 0;
2053
2054     events.sipi_vector = env->sipi_vector;
2055
2056     if (has_msr_smbase) {
2057         events.smi.smm = !!(env->hflags & HF_SMM_MASK);
2058         events.smi.smm_inside_nmi = !!(env->hflags2 & HF2_SMM_INSIDE_NMI_MASK);
2059         if (kvm_irqchip_in_kernel()) {
2060             /* As soon as these are moved to the kernel, remove them
2061              * from cs->interrupt_request.
2062              */
2063             events.smi.pending = cs->interrupt_request & CPU_INTERRUPT_SMI;
2064             events.smi.latched_init = cs->interrupt_request & CPU_INTERRUPT_INIT;
2065             cs->interrupt_request &= ~(CPU_INTERRUPT_INIT | CPU_INTERRUPT_SMI);
2066         } else {
2067             /* Keep these in cs->interrupt_request.  */
2068             events.smi.pending = 0;
2069             events.smi.latched_init = 0;
2070         }
2071         events.flags |= KVM_VCPUEVENT_VALID_SMM;
2072     }
2073
2074     events.flags = 0;
2075     if (level >= KVM_PUT_RESET_STATE) {
2076         events.flags |=
2077             KVM_VCPUEVENT_VALID_NMI_PENDING | KVM_VCPUEVENT_VALID_SIPI_VECTOR;
2078     }
2079
2080     return kvm_vcpu_ioctl(CPU(cpu), KVM_SET_VCPU_EVENTS, &events);
2081 }
2082
2083 static int kvm_get_vcpu_events(X86CPU *cpu)
2084 {
2085     CPUX86State *env = &cpu->env;
2086     struct kvm_vcpu_events events;
2087     int ret;
2088
2089     if (!kvm_has_vcpu_events()) {
2090         return 0;
2091     }
2092
2093     memset(&events, 0, sizeof(events));
2094     ret = kvm_vcpu_ioctl(CPU(cpu), KVM_GET_VCPU_EVENTS, &events);
2095     if (ret < 0) {
2096        return ret;
2097     }
2098     env->exception_injected =
2099        events.exception.injected ? events.exception.nr : -1;
2100     env->has_error_code = events.exception.has_error_code;
2101     env->error_code = events.exception.error_code;
2102
2103     env->interrupt_injected =
2104         events.interrupt.injected ? events.interrupt.nr : -1;
2105     env->soft_interrupt = events.interrupt.soft;
2106
2107     env->nmi_injected = events.nmi.injected;
2108     env->nmi_pending = events.nmi.pending;
2109     if (events.nmi.masked) {
2110         env->hflags2 |= HF2_NMI_MASK;
2111     } else {
2112         env->hflags2 &= ~HF2_NMI_MASK;
2113     }
2114
2115     if (events.flags & KVM_VCPUEVENT_VALID_SMM) {
2116         if (events.smi.smm) {
2117             env->hflags |= HF_SMM_MASK;
2118         } else {
2119             env->hflags &= ~HF_SMM_MASK;
2120         }
2121         if (events.smi.pending) {
2122             cpu_interrupt(CPU(cpu), CPU_INTERRUPT_SMI);
2123         } else {
2124             cpu_reset_interrupt(CPU(cpu), CPU_INTERRUPT_SMI);
2125         }
2126         if (events.smi.smm_inside_nmi) {
2127             env->hflags2 |= HF2_SMM_INSIDE_NMI_MASK;
2128         } else {
2129             env->hflags2 &= ~HF2_SMM_INSIDE_NMI_MASK;
2130         }
2131         if (events.smi.latched_init) {
2132             cpu_interrupt(CPU(cpu), CPU_INTERRUPT_INIT);
2133         } else {
2134             cpu_reset_interrupt(CPU(cpu), CPU_INTERRUPT_INIT);
2135         }
2136     }
2137
2138     env->sipi_vector = events.sipi_vector;
2139
2140     return 0;
2141 }
2142
2143 static int kvm_guest_debug_workarounds(X86CPU *cpu)
2144 {
2145     CPUState *cs = CPU(cpu);
2146     CPUX86State *env = &cpu->env;
2147     int ret = 0;
2148     unsigned long reinject_trap = 0;
2149
2150     if (!kvm_has_vcpu_events()) {
2151         if (env->exception_injected == 1) {
2152             reinject_trap = KVM_GUESTDBG_INJECT_DB;
2153         } else if (env->exception_injected == 3) {
2154             reinject_trap = KVM_GUESTDBG_INJECT_BP;
2155         }
2156         env->exception_injected = -1;
2157     }
2158
2159     /*
2160      * Kernels before KVM_CAP_X86_ROBUST_SINGLESTEP overwrote flags.TF
2161      * injected via SET_GUEST_DEBUG while updating GP regs. Work around this
2162      * by updating the debug state once again if single-stepping is on.
2163      * Another reason to call kvm_update_guest_debug here is a pending debug
2164      * trap raise by the guest. On kernels without SET_VCPU_EVENTS we have to
2165      * reinject them via SET_GUEST_DEBUG.
2166      */
2167     if (reinject_trap ||
2168         (!kvm_has_robust_singlestep() && cs->singlestep_enabled)) {
2169         ret = kvm_update_guest_debug(cs, reinject_trap);
2170     }
2171     return ret;
2172 }
2173
2174 static int kvm_put_debugregs(X86CPU *cpu)
2175 {
2176     CPUX86State *env = &cpu->env;
2177     struct kvm_debugregs dbgregs;
2178     int i;
2179
2180     if (!kvm_has_debugregs()) {
2181         return 0;
2182     }
2183
2184     for (i = 0; i < 4; i++) {
2185         dbgregs.db[i] = env->dr[i];
2186     }
2187     dbgregs.dr6 = env->dr[6];
2188     dbgregs.dr7 = env->dr[7];
2189     dbgregs.flags = 0;
2190
2191     return kvm_vcpu_ioctl(CPU(cpu), KVM_SET_DEBUGREGS, &dbgregs);
2192 }
2193
2194 static int kvm_get_debugregs(X86CPU *cpu)
2195 {
2196     CPUX86State *env = &cpu->env;
2197     struct kvm_debugregs dbgregs;
2198     int i, ret;
2199
2200     if (!kvm_has_debugregs()) {
2201         return 0;
2202     }
2203
2204     ret = kvm_vcpu_ioctl(CPU(cpu), KVM_GET_DEBUGREGS, &dbgregs);
2205     if (ret < 0) {
2206         return ret;
2207     }
2208     for (i = 0; i < 4; i++) {
2209         env->dr[i] = dbgregs.db[i];
2210     }
2211     env->dr[4] = env->dr[6] = dbgregs.dr6;
2212     env->dr[5] = env->dr[7] = dbgregs.dr7;
2213
2214     return 0;
2215 }
2216
2217 int kvm_arch_put_registers(CPUState *cpu, int level)
2218 {
2219     X86CPU *x86_cpu = X86_CPU(cpu);
2220     int ret;
2221
2222     assert(cpu_is_stopped(cpu) || qemu_cpu_is_self(cpu));
2223
2224     if (level >= KVM_PUT_RESET_STATE && has_msr_feature_control) {
2225         ret = kvm_put_msr_feature_control(x86_cpu);
2226         if (ret < 0) {
2227             return ret;
2228         }
2229     }
2230
2231     ret = kvm_getput_regs(x86_cpu, 1);
2232     if (ret < 0) {
2233         return ret;
2234     }
2235     ret = kvm_put_xsave(x86_cpu);
2236     if (ret < 0) {
2237         return ret;
2238     }
2239     ret = kvm_put_xcrs(x86_cpu);
2240     if (ret < 0) {
2241         return ret;
2242     }
2243     ret = kvm_put_sregs(x86_cpu);
2244     if (ret < 0) {
2245         return ret;
2246     }
2247     /* must be before kvm_put_msrs */
2248     ret = kvm_inject_mce_oldstyle(x86_cpu);
2249     if (ret < 0) {
2250         return ret;
2251     }
2252     ret = kvm_put_msrs(x86_cpu, level);
2253     if (ret < 0) {
2254         return ret;
2255     }
2256     if (level >= KVM_PUT_RESET_STATE) {
2257         ret = kvm_put_mp_state(x86_cpu);
2258         if (ret < 0) {
2259             return ret;
2260         }
2261         ret = kvm_put_apic(x86_cpu);
2262         if (ret < 0) {
2263             return ret;
2264         }
2265     }
2266
2267     ret = kvm_put_tscdeadline_msr(x86_cpu);
2268     if (ret < 0) {
2269         return ret;
2270     }
2271
2272     ret = kvm_put_vcpu_events(x86_cpu, level);
2273     if (ret < 0) {
2274         return ret;
2275     }
2276     ret = kvm_put_debugregs(x86_cpu);
2277     if (ret < 0) {
2278         return ret;
2279     }
2280     /* must be last */
2281     ret = kvm_guest_debug_workarounds(x86_cpu);
2282     if (ret < 0) {
2283         return ret;
2284     }
2285     return 0;
2286 }
2287
2288 int kvm_arch_get_registers(CPUState *cs)
2289 {
2290     X86CPU *cpu = X86_CPU(cs);
2291     int ret;
2292
2293     assert(cpu_is_stopped(cs) || qemu_cpu_is_self(cs));
2294
2295     ret = kvm_getput_regs(cpu, 0);
2296     if (ret < 0) {
2297         return ret;
2298     }
2299     ret = kvm_get_xsave(cpu);
2300     if (ret < 0) {
2301         return ret;
2302     }
2303     ret = kvm_get_xcrs(cpu);
2304     if (ret < 0) {
2305         return ret;
2306     }
2307     ret = kvm_get_sregs(cpu);
2308     if (ret < 0) {
2309         return ret;
2310     }
2311     ret = kvm_get_msrs(cpu);
2312     if (ret < 0) {
2313         return ret;
2314     }
2315     ret = kvm_get_mp_state(cpu);
2316     if (ret < 0) {
2317         return ret;
2318     }
2319     ret = kvm_get_apic(cpu);
2320     if (ret < 0) {
2321         return ret;
2322     }
2323     ret = kvm_get_vcpu_events(cpu);
2324     if (ret < 0) {
2325         return ret;
2326     }
2327     ret = kvm_get_debugregs(cpu);
2328     if (ret < 0) {
2329         return ret;
2330     }
2331     return 0;
2332 }
2333
2334 void kvm_arch_pre_run(CPUState *cpu, struct kvm_run *run)
2335 {
2336     X86CPU *x86_cpu = X86_CPU(cpu);
2337     CPUX86State *env = &x86_cpu->env;
2338     int ret;
2339
2340     /* Inject NMI */
2341     if (cpu->interrupt_request & (CPU_INTERRUPT_NMI | CPU_INTERRUPT_SMI)) {
2342         if (cpu->interrupt_request & CPU_INTERRUPT_NMI) {
2343             qemu_mutex_lock_iothread();
2344             cpu->interrupt_request &= ~CPU_INTERRUPT_NMI;
2345             qemu_mutex_unlock_iothread();
2346             DPRINTF("injected NMI\n");
2347             ret = kvm_vcpu_ioctl(cpu, KVM_NMI);
2348             if (ret < 0) {
2349                 fprintf(stderr, "KVM: injection failed, NMI lost (%s)\n",
2350                         strerror(-ret));
2351             }
2352         }
2353         if (cpu->interrupt_request & CPU_INTERRUPT_SMI) {
2354             qemu_mutex_lock_iothread();
2355             cpu->interrupt_request &= ~CPU_INTERRUPT_SMI;
2356             qemu_mutex_unlock_iothread();
2357             DPRINTF("injected SMI\n");
2358             ret = kvm_vcpu_ioctl(cpu, KVM_SMI);
2359             if (ret < 0) {
2360                 fprintf(stderr, "KVM: injection failed, SMI lost (%s)\n",
2361                         strerror(-ret));
2362             }
2363         }
2364     }
2365
2366     if (!kvm_irqchip_in_kernel()) {
2367         qemu_mutex_lock_iothread();
2368     }
2369
2370     /* Force the VCPU out of its inner loop to process any INIT requests
2371      * or (for userspace APIC, but it is cheap to combine the checks here)
2372      * pending TPR access reports.
2373      */
2374     if (cpu->interrupt_request & (CPU_INTERRUPT_INIT | CPU_INTERRUPT_TPR)) {
2375         if ((cpu->interrupt_request & CPU_INTERRUPT_INIT) &&
2376             !(env->hflags & HF_SMM_MASK)) {
2377             cpu->exit_request = 1;
2378         }
2379         if (cpu->interrupt_request & CPU_INTERRUPT_TPR) {
2380             cpu->exit_request = 1;
2381         }
2382     }
2383
2384     if (!kvm_irqchip_in_kernel()) {
2385         /* Try to inject an interrupt if the guest can accept it */
2386         if (run->ready_for_interrupt_injection &&
2387             (cpu->interrupt_request & CPU_INTERRUPT_HARD) &&
2388             (env->eflags & IF_MASK)) {
2389             int irq;
2390
2391             cpu->interrupt_request &= ~CPU_INTERRUPT_HARD;
2392             irq = cpu_get_pic_interrupt(env);
2393             if (irq >= 0) {
2394                 struct kvm_interrupt intr;
2395
2396                 intr.irq = irq;
2397                 DPRINTF("injected interrupt %d\n", irq);
2398                 ret = kvm_vcpu_ioctl(cpu, KVM_INTERRUPT, &intr);
2399                 if (ret < 0) {
2400                     fprintf(stderr,
2401                             "KVM: injection failed, interrupt lost (%s)\n",
2402                             strerror(-ret));
2403                 }
2404             }
2405         }
2406
2407         /* If we have an interrupt but the guest is not ready to receive an
2408          * interrupt, request an interrupt window exit.  This will
2409          * cause a return to userspace as soon as the guest is ready to
2410          * receive interrupts. */
2411         if ((cpu->interrupt_request & CPU_INTERRUPT_HARD)) {
2412             run->request_interrupt_window = 1;
2413         } else {
2414             run->request_interrupt_window = 0;
2415         }
2416
2417         DPRINTF("setting tpr\n");
2418         run->cr8 = cpu_get_apic_tpr(x86_cpu->apic_state);
2419
2420         qemu_mutex_unlock_iothread();
2421     }
2422 }
2423
2424 MemTxAttrs kvm_arch_post_run(CPUState *cpu, struct kvm_run *run)
2425 {
2426     X86CPU *x86_cpu = X86_CPU(cpu);
2427     CPUX86State *env = &x86_cpu->env;
2428
2429     if (run->flags & KVM_RUN_X86_SMM) {
2430         env->hflags |= HF_SMM_MASK;
2431     } else {
2432         env->hflags &= HF_SMM_MASK;
2433     }
2434     if (run->if_flag) {
2435         env->eflags |= IF_MASK;
2436     } else {
2437         env->eflags &= ~IF_MASK;
2438     }
2439
2440     /* We need to protect the apic state against concurrent accesses from
2441      * different threads in case the userspace irqchip is used. */
2442     if (!kvm_irqchip_in_kernel()) {
2443         qemu_mutex_lock_iothread();
2444     }
2445     cpu_set_apic_tpr(x86_cpu->apic_state, run->cr8);
2446     cpu_set_apic_base(x86_cpu->apic_state, run->apic_base);
2447     if (!kvm_irqchip_in_kernel()) {
2448         qemu_mutex_unlock_iothread();
2449     }
2450     return cpu_get_mem_attrs(env);
2451 }
2452
2453 int kvm_arch_process_async_events(CPUState *cs)
2454 {
2455     X86CPU *cpu = X86_CPU(cs);
2456     CPUX86State *env = &cpu->env;
2457
2458     if (cs->interrupt_request & CPU_INTERRUPT_MCE) {
2459         /* We must not raise CPU_INTERRUPT_MCE if it's not supported. */
2460         assert(env->mcg_cap);
2461
2462         cs->interrupt_request &= ~CPU_INTERRUPT_MCE;
2463
2464         kvm_cpu_synchronize_state(cs);
2465
2466         if (env->exception_injected == EXCP08_DBLE) {
2467             /* this means triple fault */
2468             qemu_system_reset_request();
2469             cs->exit_request = 1;
2470             return 0;
2471         }
2472         env->exception_injected = EXCP12_MCHK;
2473         env->has_error_code = 0;
2474
2475         cs->halted = 0;
2476         if (kvm_irqchip_in_kernel() && env->mp_state == KVM_MP_STATE_HALTED) {
2477             env->mp_state = KVM_MP_STATE_RUNNABLE;
2478         }
2479     }
2480
2481     if ((cs->interrupt_request & CPU_INTERRUPT_INIT) &&
2482         !(env->hflags & HF_SMM_MASK)) {
2483         kvm_cpu_synchronize_state(cs);
2484         do_cpu_init(cpu);
2485     }
2486
2487     if (kvm_irqchip_in_kernel()) {
2488         return 0;
2489     }
2490
2491     if (cs->interrupt_request & CPU_INTERRUPT_POLL) {
2492         cs->interrupt_request &= ~CPU_INTERRUPT_POLL;
2493         apic_poll_irq(cpu->apic_state);
2494     }
2495     if (((cs->interrupt_request & CPU_INTERRUPT_HARD) &&
2496          (env->eflags & IF_MASK)) ||
2497         (cs->interrupt_request & CPU_INTERRUPT_NMI)) {
2498         cs->halted = 0;
2499     }
2500     if (cs->interrupt_request & CPU_INTERRUPT_SIPI) {
2501         kvm_cpu_synchronize_state(cs);
2502         do_cpu_sipi(cpu);
2503     }
2504     if (cs->interrupt_request & CPU_INTERRUPT_TPR) {
2505         cs->interrupt_request &= ~CPU_INTERRUPT_TPR;
2506         kvm_cpu_synchronize_state(cs);
2507         apic_handle_tpr_access_report(cpu->apic_state, env->eip,
2508                                       env->tpr_access_type);
2509     }
2510
2511     return cs->halted;
2512 }
2513
2514 static int kvm_handle_halt(X86CPU *cpu)
2515 {
2516     CPUState *cs = CPU(cpu);
2517     CPUX86State *env = &cpu->env;
2518
2519     if (!((cs->interrupt_request & CPU_INTERRUPT_HARD) &&
2520           (env->eflags & IF_MASK)) &&
2521         !(cs->interrupt_request & CPU_INTERRUPT_NMI)) {
2522         cs->halted = 1;
2523         return EXCP_HLT;
2524     }
2525
2526     return 0;
2527 }
2528
2529 static int kvm_handle_tpr_access(X86CPU *cpu)
2530 {
2531     CPUState *cs = CPU(cpu);
2532     struct kvm_run *run = cs->kvm_run;
2533
2534     apic_handle_tpr_access_report(cpu->apic_state, run->tpr_access.rip,
2535                                   run->tpr_access.is_write ? TPR_ACCESS_WRITE
2536                                                            : TPR_ACCESS_READ);
2537     return 1;
2538 }
2539
2540 int kvm_arch_insert_sw_breakpoint(CPUState *cs, struct kvm_sw_breakpoint *bp)
2541 {
2542     static const uint8_t int3 = 0xcc;
2543
2544     if (cpu_memory_rw_debug(cs, bp->pc, (uint8_t *)&bp->saved_insn, 1, 0) ||
2545         cpu_memory_rw_debug(cs, bp->pc, (uint8_t *)&int3, 1, 1)) {
2546         return -EINVAL;
2547     }
2548     return 0;
2549 }
2550
2551 int kvm_arch_remove_sw_breakpoint(CPUState *cs, struct kvm_sw_breakpoint *bp)
2552 {
2553     uint8_t int3;
2554
2555     if (cpu_memory_rw_debug(cs, bp->pc, &int3, 1, 0) || int3 != 0xcc ||
2556         cpu_memory_rw_debug(cs, bp->pc, (uint8_t *)&bp->saved_insn, 1, 1)) {
2557         return -EINVAL;
2558     }
2559     return 0;
2560 }
2561
2562 static struct {
2563     target_ulong addr;
2564     int len;
2565     int type;
2566 } hw_breakpoint[4];
2567
2568 static int nb_hw_breakpoint;
2569
2570 static int find_hw_breakpoint(target_ulong addr, int len, int type)
2571 {
2572     int n;
2573
2574     for (n = 0; n < nb_hw_breakpoint; n++) {
2575         if (hw_breakpoint[n].addr == addr && hw_breakpoint[n].type == type &&
2576             (hw_breakpoint[n].len == len || len == -1)) {
2577             return n;
2578         }
2579     }
2580     return -1;
2581 }
2582
2583 int kvm_arch_insert_hw_breakpoint(target_ulong addr,
2584                                   target_ulong len, int type)
2585 {
2586     switch (type) {
2587     case GDB_BREAKPOINT_HW:
2588         len = 1;
2589         break;
2590     case GDB_WATCHPOINT_WRITE:
2591     case GDB_WATCHPOINT_ACCESS:
2592         switch (len) {
2593         case 1:
2594             break;
2595         case 2:
2596         case 4:
2597         case 8:
2598             if (addr & (len - 1)) {
2599                 return -EINVAL;
2600             }
2601             break;
2602         default:
2603             return -EINVAL;
2604         }
2605         break;
2606     default:
2607         return -ENOSYS;
2608     }
2609
2610     if (nb_hw_breakpoint == 4) {
2611         return -ENOBUFS;
2612     }
2613     if (find_hw_breakpoint(addr, len, type) >= 0) {
2614         return -EEXIST;
2615     }
2616     hw_breakpoint[nb_hw_breakpoint].addr = addr;
2617     hw_breakpoint[nb_hw_breakpoint].len = len;
2618     hw_breakpoint[nb_hw_breakpoint].type = type;
2619     nb_hw_breakpoint++;
2620
2621     return 0;
2622 }
2623
2624 int kvm_arch_remove_hw_breakpoint(target_ulong addr,
2625                                   target_ulong len, int type)
2626 {
2627     int n;
2628
2629     n = find_hw_breakpoint(addr, (type == GDB_BREAKPOINT_HW) ? 1 : len, type);
2630     if (n < 0) {
2631         return -ENOENT;
2632     }
2633     nb_hw_breakpoint--;
2634     hw_breakpoint[n] = hw_breakpoint[nb_hw_breakpoint];
2635
2636     return 0;
2637 }
2638
2639 void kvm_arch_remove_all_hw_breakpoints(void)
2640 {
2641     nb_hw_breakpoint = 0;
2642 }
2643
2644 static CPUWatchpoint hw_watchpoint;
2645
2646 static int kvm_handle_debug(X86CPU *cpu,
2647                             struct kvm_debug_exit_arch *arch_info)
2648 {
2649     CPUState *cs = CPU(cpu);
2650     CPUX86State *env = &cpu->env;
2651     int ret = 0;
2652     int n;
2653
2654     if (arch_info->exception == 1) {
2655         if (arch_info->dr6 & (1 << 14)) {
2656             if (cs->singlestep_enabled) {
2657                 ret = EXCP_DEBUG;
2658             }
2659         } else {
2660             for (n = 0; n < 4; n++) {
2661                 if (arch_info->dr6 & (1 << n)) {
2662                     switch ((arch_info->dr7 >> (16 + n*4)) & 0x3) {
2663                     case 0x0:
2664                         ret = EXCP_DEBUG;
2665                         break;
2666                     case 0x1:
2667                         ret = EXCP_DEBUG;
2668                         cs->watchpoint_hit = &hw_watchpoint;
2669                         hw_watchpoint.vaddr = hw_breakpoint[n].addr;
2670                         hw_watchpoint.flags = BP_MEM_WRITE;
2671                         break;
2672                     case 0x3:
2673                         ret = EXCP_DEBUG;
2674                         cs->watchpoint_hit = &hw_watchpoint;
2675                         hw_watchpoint.vaddr = hw_breakpoint[n].addr;
2676                         hw_watchpoint.flags = BP_MEM_ACCESS;
2677                         break;
2678                     }
2679                 }
2680             }
2681         }
2682     } else if (kvm_find_sw_breakpoint(cs, arch_info->pc)) {
2683         ret = EXCP_DEBUG;
2684     }
2685     if (ret == 0) {
2686         cpu_synchronize_state(cs);
2687         assert(env->exception_injected == -1);
2688
2689         /* pass to guest */
2690         env->exception_injected = arch_info->exception;
2691         env->has_error_code = 0;
2692     }
2693
2694     return ret;
2695 }
2696
2697 void kvm_arch_update_guest_debug(CPUState *cpu, struct kvm_guest_debug *dbg)
2698 {
2699     const uint8_t type_code[] = {
2700         [GDB_BREAKPOINT_HW] = 0x0,
2701         [GDB_WATCHPOINT_WRITE] = 0x1,
2702         [GDB_WATCHPOINT_ACCESS] = 0x3
2703     };
2704     const uint8_t len_code[] = {
2705         [1] = 0x0, [2] = 0x1, [4] = 0x3, [8] = 0x2
2706     };
2707     int n;
2708
2709     if (kvm_sw_breakpoints_active(cpu)) {
2710         dbg->control |= KVM_GUESTDBG_ENABLE | KVM_GUESTDBG_USE_SW_BP;
2711     }
2712     if (nb_hw_breakpoint > 0) {
2713         dbg->control |= KVM_GUESTDBG_ENABLE | KVM_GUESTDBG_USE_HW_BP;
2714         dbg->arch.debugreg[7] = 0x0600;
2715         for (n = 0; n < nb_hw_breakpoint; n++) {
2716             dbg->arch.debugreg[n] = hw_breakpoint[n].addr;
2717             dbg->arch.debugreg[7] |= (2 << (n * 2)) |
2718                 (type_code[hw_breakpoint[n].type] << (16 + n*4)) |
2719                 ((uint32_t)len_code[hw_breakpoint[n].len] << (18 + n*4));
2720         }
2721     }
2722 }
2723
2724 static bool host_supports_vmx(void)
2725 {
2726     uint32_t ecx, unused;
2727
2728     host_cpuid(1, 0, &unused, &unused, &ecx, &unused);
2729     return ecx & CPUID_EXT_VMX;
2730 }
2731
2732 #define VMX_INVALID_GUEST_STATE 0x80000021
2733
2734 int kvm_arch_handle_exit(CPUState *cs, struct kvm_run *run)
2735 {
2736     X86CPU *cpu = X86_CPU(cs);
2737     uint64_t code;
2738     int ret;
2739
2740     switch (run->exit_reason) {
2741     case KVM_EXIT_HLT:
2742         DPRINTF("handle_hlt\n");
2743         qemu_mutex_lock_iothread();
2744         ret = kvm_handle_halt(cpu);
2745         qemu_mutex_unlock_iothread();
2746         break;
2747     case KVM_EXIT_SET_TPR:
2748         ret = 0;
2749         break;
2750     case KVM_EXIT_TPR_ACCESS:
2751         qemu_mutex_lock_iothread();
2752         ret = kvm_handle_tpr_access(cpu);
2753         qemu_mutex_unlock_iothread();
2754         break;
2755     case KVM_EXIT_FAIL_ENTRY:
2756         code = run->fail_entry.hardware_entry_failure_reason;
2757         fprintf(stderr, "KVM: entry failed, hardware error 0x%" PRIx64 "\n",
2758                 code);
2759         if (host_supports_vmx() && code == VMX_INVALID_GUEST_STATE) {
2760             fprintf(stderr,
2761                     "\nIf you're running a guest on an Intel machine without "
2762                         "unrestricted mode\n"
2763                     "support, the failure can be most likely due to the guest "
2764                         "entering an invalid\n"
2765                     "state for Intel VT. For example, the guest maybe running "
2766                         "in big real mode\n"
2767                     "which is not supported on less recent Intel processors."
2768                         "\n\n");
2769         }
2770         ret = -1;
2771         break;
2772     case KVM_EXIT_EXCEPTION:
2773         fprintf(stderr, "KVM: exception %d exit (error code 0x%x)\n",
2774                 run->ex.exception, run->ex.error_code);
2775         ret = -1;
2776         break;
2777     case KVM_EXIT_DEBUG:
2778         DPRINTF("kvm_exit_debug\n");
2779         qemu_mutex_lock_iothread();
2780         ret = kvm_handle_debug(cpu, &run->debug.arch);
2781         qemu_mutex_unlock_iothread();
2782         break;
2783     default:
2784         fprintf(stderr, "KVM: unknown exit reason %d\n", run->exit_reason);
2785         ret = -1;
2786         break;
2787     }
2788
2789     return ret;
2790 }
2791
2792 bool kvm_arch_stop_on_emulation_error(CPUState *cs)
2793 {
2794     X86CPU *cpu = X86_CPU(cs);
2795     CPUX86State *env = &cpu->env;
2796
2797     kvm_cpu_synchronize_state(cs);
2798     return !(env->cr[0] & CR0_PE_MASK) ||
2799            ((env->segs[R_CS].selector  & 3) != 3);
2800 }
2801
2802 void kvm_arch_init_irq_routing(KVMState *s)
2803 {
2804     if (!kvm_check_extension(s, KVM_CAP_IRQ_ROUTING)) {
2805         /* If kernel can't do irq routing, interrupt source
2806          * override 0->2 cannot be set up as required by HPET.
2807          * So we have to disable it.
2808          */
2809         no_hpet = 1;
2810     }
2811     /* We know at this point that we're using the in-kernel
2812      * irqchip, so we can use irqfds, and on x86 we know
2813      * we can use msi via irqfd and GSI routing.
2814      */
2815     kvm_msi_via_irqfd_allowed = true;
2816     kvm_gsi_routing_allowed = true;
2817 }
2818
2819 /* Classic KVM device assignment interface. Will remain x86 only. */
2820 int kvm_device_pci_assign(KVMState *s, PCIHostDeviceAddress *dev_addr,
2821                           uint32_t flags, uint32_t *dev_id)
2822 {
2823     struct kvm_assigned_pci_dev dev_data = {
2824         .segnr = dev_addr->domain,
2825         .busnr = dev_addr->bus,
2826         .devfn = PCI_DEVFN(dev_addr->slot, dev_addr->function),
2827         .flags = flags,
2828     };
2829     int ret;
2830
2831     dev_data.assigned_dev_id =
2832         (dev_addr->domain << 16) | (dev_addr->bus << 8) | dev_data.devfn;
2833
2834     ret = kvm_vm_ioctl(s, KVM_ASSIGN_PCI_DEVICE, &dev_data);
2835     if (ret < 0) {
2836         return ret;
2837     }
2838
2839     *dev_id = dev_data.assigned_dev_id;
2840
2841     return 0;
2842 }
2843
2844 int kvm_device_pci_deassign(KVMState *s, uint32_t dev_id)
2845 {
2846     struct kvm_assigned_pci_dev dev_data = {
2847         .assigned_dev_id = dev_id,
2848     };
2849
2850     return kvm_vm_ioctl(s, KVM_DEASSIGN_PCI_DEVICE, &dev_data);
2851 }
2852
2853 static int kvm_assign_irq_internal(KVMState *s, uint32_t dev_id,
2854                                    uint32_t irq_type, uint32_t guest_irq)
2855 {
2856     struct kvm_assigned_irq assigned_irq = {
2857         .assigned_dev_id = dev_id,
2858         .guest_irq = guest_irq,
2859         .flags = irq_type,
2860     };
2861
2862     if (kvm_check_extension(s, KVM_CAP_ASSIGN_DEV_IRQ)) {
2863         return kvm_vm_ioctl(s, KVM_ASSIGN_DEV_IRQ, &assigned_irq);
2864     } else {
2865         return kvm_vm_ioctl(s, KVM_ASSIGN_IRQ, &assigned_irq);
2866     }
2867 }
2868
2869 int kvm_device_intx_assign(KVMState *s, uint32_t dev_id, bool use_host_msi,
2870                            uint32_t guest_irq)
2871 {
2872     uint32_t irq_type = KVM_DEV_IRQ_GUEST_INTX |
2873         (use_host_msi ? KVM_DEV_IRQ_HOST_MSI : KVM_DEV_IRQ_HOST_INTX);
2874
2875     return kvm_assign_irq_internal(s, dev_id, irq_type, guest_irq);
2876 }
2877
2878 int kvm_device_intx_set_mask(KVMState *s, uint32_t dev_id, bool masked)
2879 {
2880     struct kvm_assigned_pci_dev dev_data = {
2881         .assigned_dev_id = dev_id,
2882         .flags = masked ? KVM_DEV_ASSIGN_MASK_INTX : 0,
2883     };
2884
2885     return kvm_vm_ioctl(s, KVM_ASSIGN_SET_INTX_MASK, &dev_data);
2886 }
2887
2888 static int kvm_deassign_irq_internal(KVMState *s, uint32_t dev_id,
2889                                      uint32_t type)
2890 {
2891     struct kvm_assigned_irq assigned_irq = {
2892         .assigned_dev_id = dev_id,
2893         .flags = type,
2894     };
2895
2896     return kvm_vm_ioctl(s, KVM_DEASSIGN_DEV_IRQ, &assigned_irq);
2897 }
2898
2899 int kvm_device_intx_deassign(KVMState *s, uint32_t dev_id, bool use_host_msi)
2900 {
2901     return kvm_deassign_irq_internal(s, dev_id, KVM_DEV_IRQ_GUEST_INTX |
2902         (use_host_msi ? KVM_DEV_IRQ_HOST_MSI : KVM_DEV_IRQ_HOST_INTX));
2903 }
2904
2905 int kvm_device_msi_assign(KVMState *s, uint32_t dev_id, int virq)
2906 {
2907     return kvm_assign_irq_internal(s, dev_id, KVM_DEV_IRQ_HOST_MSI |
2908                                               KVM_DEV_IRQ_GUEST_MSI, virq);
2909 }
2910
2911 int kvm_device_msi_deassign(KVMState *s, uint32_t dev_id)
2912 {
2913     return kvm_deassign_irq_internal(s, dev_id, KVM_DEV_IRQ_GUEST_MSI |
2914                                                 KVM_DEV_IRQ_HOST_MSI);
2915 }
2916
2917 bool kvm_device_msix_supported(KVMState *s)
2918 {
2919     /* The kernel lacks a corresponding KVM_CAP, so we probe by calling
2920      * KVM_ASSIGN_SET_MSIX_NR with an invalid parameter. */
2921     return kvm_vm_ioctl(s, KVM_ASSIGN_SET_MSIX_NR, NULL) == -EFAULT;
2922 }
2923
2924 int kvm_device_msix_init_vectors(KVMState *s, uint32_t dev_id,
2925                                  uint32_t nr_vectors)
2926 {
2927     struct kvm_assigned_msix_nr msix_nr = {
2928         .assigned_dev_id = dev_id,
2929         .entry_nr = nr_vectors,
2930     };
2931
2932     return kvm_vm_ioctl(s, KVM_ASSIGN_SET_MSIX_NR, &msix_nr);
2933 }
2934
2935 int kvm_device_msix_set_vector(KVMState *s, uint32_t dev_id, uint32_t vector,
2936                                int virq)
2937 {
2938     struct kvm_assigned_msix_entry msix_entry = {
2939         .assigned_dev_id = dev_id,
2940         .gsi = virq,
2941         .entry = vector,
2942     };
2943
2944     return kvm_vm_ioctl(s, KVM_ASSIGN_SET_MSIX_ENTRY, &msix_entry);
2945 }
2946
2947 int kvm_device_msix_assign(KVMState *s, uint32_t dev_id)
2948 {
2949     return kvm_assign_irq_internal(s, dev_id, KVM_DEV_IRQ_HOST_MSIX |
2950                                               KVM_DEV_IRQ_GUEST_MSIX, 0);
2951 }
2952
2953 int kvm_device_msix_deassign(KVMState *s, uint32_t dev_id)
2954 {
2955     return kvm_deassign_irq_internal(s, dev_id, KVM_DEV_IRQ_GUEST_MSIX |
2956                                                 KVM_DEV_IRQ_HOST_MSIX);
2957 }
2958
2959 int kvm_arch_fixup_msi_route(struct kvm_irq_routing_entry *route,
2960                              uint64_t address, uint32_t data)
2961 {
2962     return 0;
2963 }
2964
2965 int kvm_arch_msi_data_to_gsi(uint32_t data)
2966 {
2967     abort();
2968 }