qemu/roms/seabios/src/config.h

   1 #ifndef __CONFIG_H
   2 #define __CONFIG_H
   3
   4 #include "autoconf.h"
   5
   6 // Configuration definitions.
   7
   8 //#define BUILD_APPNAME  "QEMU"
   9 //#define BUILD_CPUNAME8 "QEMUCPU "
  10 //#define BUILD_APPNAME6 "QEMU  "
  11 //#define BUILD_APPNAME4 "QEMU"
  12 #define BUILD_APPNAME  "Bochs"
  13 #define BUILD_CPUNAME8 "BOCHSCPU"
  14 #define BUILD_APPNAME6 "BOCHS "
  15 #define BUILD_APPNAME4 "BXPC"
  16
  17 // Maximum number of map entries in the e820 map
  18 #define BUILD_MAX_E820 32
  19 // Space to reserve in high-memory for tables
  20 #define BUILD_MAX_HIGHTABLE (256*1024)
  21 // Largest supported externaly facing drive id
  22 #define BUILD_MAX_EXTDRIVE 16
  23 // Number of bytes the smbios may be and still live in the f-segment
  24 #define BUILD_MAX_SMBIOS_FSEG     600
  25 // Maximum number of bytes the mptable may be and still be copied to f-segment
  26 #define BUILD_MAX_MPTABLE_FSEG    600
  27
  28 #define BUILD_MODEL_ID      0xFC
  29 #define BUILD_SUBMODEL_ID   0x00
  30 #define BUILD_BIOS_REVISION 0x01
  31
  32 // Various memory addresses used by the code.
  33 #define BUILD_STACK_ADDR          0x7000
  34 #define BUILD_S3RESUME_STACK_ADDR 0x1000
  35 #define BUILD_AP_BOOT_ADDR        0x10000
  36 #define BUILD_EBDA_MINIMUM        0x90000
  37 #define BUILD_LOWRAM_END          0xa0000
  38 #define BUILD_ROM_START           0xc0000
  39 #define BUILD_BIOS_ADDR           0xf0000
  40 #define BUILD_BIOS_SIZE           0x10000
  41 #define BUILD_EXTRA_STACK_SIZE    0x800
  42 // 32KB for shadow ram copying (works around emulator deficiencies)
  43 #define BUILD_BIOS_TMP_ADDR       0x30000
  44 #define BUILD_SMM_INIT_ADDR       0x30000
  45 #define BUILD_SMM_ADDR            0xa0000
  46
  47 #define BUILD_PCIMEM_START        0xe0000000
  48 #define BUILD_PCIMEM_END          0xfec00000    /* IOAPIC is mapped at */
  49 #define BUILD_PCIMEM64_START      0x8000000000ULL
  50 #define BUILD_PCIMEM64_END        0x10000000000ULL
  51
  52 #define BUILD_IOAPIC_ADDR         0xfec00000
  53 #define BUILD_IOAPIC_ID           0
  54 #define BUILD_HPET_ADDRESS        0xfed00000
  55 #define BUILD_APIC_ADDR           0xfee00000
  56
  57 // PCI IRQS
  58 #define BUILD_PCI_IRQS            ((1<<5) | (1<<9) | (1<<10) | (1<<11))
  59
  60 // Important real-mode segments
  61 #define SEG_IVT      0x0000
  62 #define SEG_BDA      0x0040
  63 #define SEG_BIOS     0xf000
  64
  65 // Segment definitions in protected mode (see rombios32_gdt in misc.c)
  66 #define SEG32_MODE32_CS    (1 << 3)
  67 #define SEG32_MODE32_DS    (2 << 3)
  68 #define SEG32_MODE16_CS    (3 << 3)
  69 #define SEG32_MODE16_DS    (4 << 3)
  70 #define SEG32_MODE16BIG_CS (5 << 3)
  71 #define SEG32_MODE16BIG_DS (6 << 3)
  72
  73 // Debugging levels.  If non-zero and CONFIG_DEBUG_LEVEL is greater
  74 // than the specified value, then the corresponding irq handler will
  75 // report every enter event.
  76 #define DEBUG_ISR_02 1
  77 #define DEBUG_HDL_05 1
  78 #define DEBUG_ISR_08 20
  79 #define DEBUG_ISR_09 9
  80 #define DEBUG_ISR_0e 9
  81 #define DEBUG_HDL_10 20
  82 #define DEBUG_HDL_11 2
  83 #define DEBUG_HDL_12 2
  84 #define DEBUG_HDL_13 10
  85 #define DEBUG_HDL_14 2
  86 #define DEBUG_HDL_15 9
  87 #define DEBUG_HDL_16 9
  88 #define DEBUG_HDL_17 2
  89 #define DEBUG_HDL_18 1
  90 #define DEBUG_HDL_19 1
  91 #define DEBUG_HDL_1a 9
  92 #define DEBUG_HDL_40 1
  93 #define DEBUG_ISR_70 9
  94 #define DEBUG_ISR_74 9
  95 #define DEBUG_ISR_75 1
  96 #define DEBUG_ISR_76 10
  97 #define DEBUG_ISR_hwpic1 5
  98 #define DEBUG_ISR_hwpic2 5
  99 #define DEBUG_HDL_smi 9
 100 #define DEBUG_HDL_smp 1
 101 #define DEBUG_HDL_pnp 1
 102 #define DEBUG_HDL_pmm 1
 103 #define DEBUG_HDL_pcibios 9
 104 #define DEBUG_HDL_apm 9
 105
 106 #define DEBUG_unimplemented 2
 107 #define DEBUG_invalid 3
 108 #define DEBUG_thread 2
 109 #define DEBUG_tcg 20
 110
 111 #endif // config.h