Add qemu 2.4.0
[kvmfornfv.git] / qemu / include / hw / sparc / grlib.h
1 /*
2  * QEMU GRLIB Components
3  *
4  * Copyright (c) 2010-2011 AdaCore
5  *
6  * Permission is hereby granted, free of charge, to any person obtaining a copy
7  * of this software and associated documentation files (the "Software"), to deal
8  * in the Software without restriction, including without limitation the rights
9  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
10  * copies of the Software, and to permit persons to whom the Software is
11  * furnished to do so, subject to the following conditions:
12  *
13  * The above copyright notice and this permission notice shall be included in
14  * all copies or substantial portions of the Software.
15  *
16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
19  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
20  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
21  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
22  * THE SOFTWARE.
23  */
24
25 #ifndef _GRLIB_H_
26 #define _GRLIB_H_
27
28 #include "hw/qdev.h"
29 #include "hw/sysbus.h"
30
31 /* Emulation of GrLib device is base on the GRLIB IP Core User's Manual:
32  * http://www.gaisler.com/products/grlib/grip.pdf
33  */
34
35 /* IRQMP */
36
37 typedef void (*set_pil_in_fn) (void *opaque, uint32_t pil_in);
38
39 void grlib_irqmp_set_irq(void *opaque, int irq, int level);
40
41 void grlib_irqmp_ack(DeviceState *dev, int intno);
42
43 static inline
44 DeviceState *grlib_irqmp_create(hwaddr   base,
45                                 CPUSPARCState            *env,
46                                 qemu_irq           **cpu_irqs,
47                                 uint32_t             nr_irqs,
48                                 set_pil_in_fn        set_pil_in)
49 {
50     DeviceState *dev;
51
52     assert(cpu_irqs != NULL);
53
54     dev = qdev_create(NULL, "grlib,irqmp");
55     qdev_prop_set_ptr(dev, "set_pil_in", set_pil_in);
56     qdev_prop_set_ptr(dev, "set_pil_in_opaque", env);
57
58     qdev_init_nofail(dev);
59
60     env->irq_manager = dev;
61
62     sysbus_mmio_map(SYS_BUS_DEVICE(dev), 0, base);
63
64     *cpu_irqs = qemu_allocate_irqs(grlib_irqmp_set_irq,
65                                    dev,
66                                    nr_irqs);
67
68     return dev;
69 }
70
71 /* GPTimer */
72
73 static inline
74 DeviceState *grlib_gptimer_create(hwaddr  base,
75                                   uint32_t            nr_timers,
76                                   uint32_t            freq,
77                                   qemu_irq           *cpu_irqs,
78                                   int                 base_irq)
79 {
80     DeviceState *dev;
81     int i;
82
83     dev = qdev_create(NULL, "grlib,gptimer");
84     qdev_prop_set_uint32(dev, "nr-timers", nr_timers);
85     qdev_prop_set_uint32(dev, "frequency", freq);
86     qdev_prop_set_uint32(dev, "irq-line", base_irq);
87
88     qdev_init_nofail(dev);
89
90     sysbus_mmio_map(SYS_BUS_DEVICE(dev), 0, base);
91
92     for (i = 0; i < nr_timers; i++) {
93         sysbus_connect_irq(SYS_BUS_DEVICE(dev), i, cpu_irqs[base_irq + i]);
94     }
95
96     return dev;
97 }
98
99 /* APB UART */
100
101 static inline
102 DeviceState *grlib_apbuart_create(hwaddr  base,
103                                   CharDriverState    *serial,
104                                   qemu_irq            irq)
105 {
106     DeviceState *dev;
107
108     dev = qdev_create(NULL, "grlib,apbuart");
109     qdev_prop_set_chr(dev, "chrdev", serial);
110
111     qdev_init_nofail(dev);
112
113     sysbus_mmio_map(SYS_BUS_DEVICE(dev), 0, base);
114
115     sysbus_connect_irq(SYS_BUS_DEVICE(dev), 0, irq);
116
117     return dev;
118 }
119
120 #endif /* ! _GRLIB_H_ */