kernel/drivers/net/ethernet/mellanox/mlx5/core/main.c

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/highmem.h>
  34 #include <linux/module.h>
  35 #include <linux/init.h>
  36 #include <linux/errno.h>
  37 #include <linux/pci.h>
  38 #include <linux/dma-mapping.h>
  39 #include <linux/slab.h>
  40 #include <linux/io-mapping.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/delay.h>
  43 #include <linux/mlx5/driver.h>
  44 #include <linux/mlx5/cq.h>
  45 #include <linux/mlx5/qp.h>
  46 #include <linux/mlx5/srq.h>
  47 #include <linux/debugfs.h>
  48 #include <linux/kmod.h>
  49 #include <linux/delay.h>
  50 #include <linux/mlx5/mlx5_ifc.h>
  51 #include "mlx5_core.h"
  52
  53 MODULE_AUTHOR("Eli Cohen <eli@mellanox.com>");
  54 MODULE_DESCRIPTION("Mellanox Connect-IB, ConnectX-4 core driver");
  55 MODULE_LICENSE("Dual BSD/GPL");
  56 MODULE_VERSION(DRIVER_VERSION);
  57
  58 int mlx5_core_debug_mask;
  59 module_param_named(debug_mask, mlx5_core_debug_mask, int, 0644);
  60 MODULE_PARM_DESC(debug_mask, "debug mask: 1 = dump cmd data, 2 = dump cmd exec time, 3 = both. Default=0");
  61
  62 #define MLX5_DEFAULT_PROF       2
  63 static int prof_sel = MLX5_DEFAULT_PROF;
  64 module_param_named(prof_sel, prof_sel, int, 0444);
  65 MODULE_PARM_DESC(prof_sel, "profile selector. Valid range 0 - 2");
  66
  67 static LIST_HEAD(intf_list);
  68 static LIST_HEAD(dev_list);
  69 static DEFINE_MUTEX(intf_mutex);
  70
  71 struct mlx5_device_context {
  72         struct list_head        list;
  73         struct mlx5_interface  *intf;
  74         void                   *context;
  75 };
  76
  77 static struct mlx5_profile profile[] = {
  78         [0] = {
  79                 .mask           = 0,
  80         },
  81         [1] = {
  82                 .mask           = MLX5_PROF_MASK_QP_SIZE,
  83                 .log_max_qp     = 12,
  84         },
  85         [2] = {
  86                 .mask           = MLX5_PROF_MASK_QP_SIZE |
  87                                   MLX5_PROF_MASK_MR_CACHE,
  88                 .log_max_qp     = 17,
  89                 .mr_cache[0]    = {
  90                         .size   = 500,
  91                         .limit  = 250
  92                 },
  93                 .mr_cache[1]    = {
  94                         .size   = 500,
  95                         .limit  = 250
  96                 },
  97                 .mr_cache[2]    = {
  98                         .size   = 500,
  99                         .limit  = 250
 100                 },
 101                 .mr_cache[3]    = {
 102                         .size   = 500,
 103                         .limit  = 250
 104                 },
 105                 .mr_cache[4]    = {
 106                         .size   = 500,
 107                         .limit  = 250
 108                 },
 109                 .mr_cache[5]    = {
 110                         .size   = 500,
 111                         .limit  = 250
 112                 },
 113                 .mr_cache[6]    = {
 114                         .size   = 500,
 115                         .limit  = 250
 116                 },
 117                 .mr_cache[7]    = {
 118                         .size   = 500,
 119                         .limit  = 250
 120                 },
 121                 .mr_cache[8]    = {
 122                         .size   = 500,
 123                         .limit  = 250
 124                 },
 125                 .mr_cache[9]    = {
 126                         .size   = 500,
 127                         .limit  = 250
 128                 },
 129                 .mr_cache[10]   = {
 130                         .size   = 500,
 131                         .limit  = 250
 132                 },
 133                 .mr_cache[11]   = {
 134                         .size   = 500,
 135                         .limit  = 250
 136                 },
 137                 .mr_cache[12]   = {
 138                         .size   = 64,
 139                         .limit  = 32
 140                 },
 141                 .mr_cache[13]   = {
 142                         .size   = 32,
 143                         .limit  = 16
 144                 },
 145                 .mr_cache[14]   = {
 146                         .size   = 16,
 147                         .limit  = 8
 148                 },
 149                 .mr_cache[15]   = {
 150                         .size   = 8,
 151                         .limit  = 4
 152                 },
 153         },
 154 };
 155
 156 #define FW_INIT_TIMEOUT_MILI    2000
 157 #define FW_INIT_WAIT_MS         2
 158
 159 static int wait_fw_init(struct mlx5_core_dev *dev, u32 max_wait_mili)
 160 {
 161         unsigned long end = jiffies + msecs_to_jiffies(max_wait_mili);
 162         int err = 0;
 163
 164         while (fw_initializing(dev)) {
 165                 if (time_after(jiffies, end)) {
 166                         err = -EBUSY;
 167                         break;
 168                 }
 169                 msleep(FW_INIT_WAIT_MS);
 170         }
 171
 172         return err;
 173 }
 174
 175 static int set_dma_caps(struct pci_dev *pdev)
 176 {
 177         int err;
 178
 179         err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64));
 180         if (err) {
 181                 dev_warn(&pdev->dev, "Warning: couldn't set 64-bit PCI DMA mask\n");
 182                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 183                 if (err) {
 184                         dev_err(&pdev->dev, "Can't set PCI DMA mask, aborting\n");
 185                         return err;
 186                 }
 187         }
 188
 189         err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 190         if (err) {
 191                 dev_warn(&pdev->dev,
 192                          "Warning: couldn't set 64-bit consistent PCI DMA mask\n");
 193                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 194                 if (err) {
 195                         dev_err(&pdev->dev,
 196                                 "Can't set consistent PCI DMA mask, aborting\n");
 197                         return err;
 198                 }
 199         }
 200
 201         dma_set_max_seg_size(&pdev->dev, 2u * 1024 * 1024 * 1024);
 202         return err;
 203 }
 204
 205 static int mlx5_pci_enable_device(struct mlx5_core_dev *dev)
 206 {
 207         struct pci_dev *pdev = dev->pdev;
 208         int err = 0;
 209
 210         mutex_lock(&dev->pci_status_mutex);
 211         if (dev->pci_status == MLX5_PCI_STATUS_DISABLED) {
 212                 err = pci_enable_device(pdev);
 213                 if (!err)
 214                         dev->pci_status = MLX5_PCI_STATUS_ENABLED;
 215         }
 216         mutex_unlock(&dev->pci_status_mutex);
 217
 218         return err;
 219 }
 220
 221 static void mlx5_pci_disable_device(struct mlx5_core_dev *dev)
 222 {
 223         struct pci_dev *pdev = dev->pdev;
 224
 225         mutex_lock(&dev->pci_status_mutex);
 226         if (dev->pci_status == MLX5_PCI_STATUS_ENABLED) {
 227                 pci_disable_device(pdev);
 228                 dev->pci_status = MLX5_PCI_STATUS_DISABLED;
 229         }
 230         mutex_unlock(&dev->pci_status_mutex);
 231 }
 232
 233 static int request_bar(struct pci_dev *pdev)
 234 {
 235         int err = 0;
 236
 237         if (!(pci_resource_flags(pdev, 0) & IORESOURCE_MEM)) {
 238                 dev_err(&pdev->dev, "Missing registers BAR, aborting\n");
 239                 return -ENODEV;
 240         }
 241
 242         err = pci_request_regions(pdev, DRIVER_NAME);
 243         if (err)
 244                 dev_err(&pdev->dev, "Couldn't get PCI resources, aborting\n");
 245
 246         return err;
 247 }
 248
 249 static void release_bar(struct pci_dev *pdev)
 250 {
 251         pci_release_regions(pdev);
 252 }
 253
 254 static int mlx5_enable_msix(struct mlx5_core_dev *dev)
 255 {
 256         struct mlx5_priv *priv = &dev->priv;
 257         struct mlx5_eq_table *table = &priv->eq_table;
 258         int num_eqs = 1 << MLX5_CAP_GEN(dev, log_max_eq);
 259         int nvec;
 260         int i;
 261
 262         nvec = MLX5_CAP_GEN(dev, num_ports) * num_online_cpus() +
 263                MLX5_EQ_VEC_COMP_BASE;
 264         nvec = min_t(int, nvec, num_eqs);
 265         if (nvec <= MLX5_EQ_VEC_COMP_BASE)
 266                 return -ENOMEM;
 267
 268         priv->msix_arr = kcalloc(nvec, sizeof(*priv->msix_arr), GFP_KERNEL);
 269
 270         priv->irq_info = kcalloc(nvec, sizeof(*priv->irq_info), GFP_KERNEL);
 271         if (!priv->msix_arr || !priv->irq_info)
 272                 goto err_free_msix;
 273
 274         for (i = 0; i < nvec; i++)
 275                 priv->msix_arr[i].entry = i;
 276
 277         nvec = pci_enable_msix_range(dev->pdev, priv->msix_arr,
 278                                      MLX5_EQ_VEC_COMP_BASE + 1, nvec);
 279         if (nvec < 0)
 280                 return nvec;
 281
 282         table->num_comp_vectors = nvec - MLX5_EQ_VEC_COMP_BASE;
 283
 284         return 0;
 285
 286 err_free_msix:
 287         kfree(priv->irq_info);
 288         kfree(priv->msix_arr);
 289         return -ENOMEM;
 290 }
 291
 292 static void mlx5_disable_msix(struct mlx5_core_dev *dev)
 293 {
 294         struct mlx5_priv *priv = &dev->priv;
 295
 296         pci_disable_msix(dev->pdev);
 297         kfree(priv->irq_info);
 298         kfree(priv->msix_arr);
 299 }
 300
 301 struct mlx5_reg_host_endianess {
 302         u8      he;
 303         u8      rsvd[15];
 304 };
 305
 306
 307 #define CAP_MASK(pos, size) ((u64)((1 << (size)) - 1) << (pos))
 308
 309 enum {
 310         MLX5_CAP_BITS_RW_MASK = CAP_MASK(MLX5_CAP_OFF_CMDIF_CSUM, 2) |
 311                                 MLX5_DEV_CAP_FLAG_DCT,
 312 };
 313
 314 static u16 to_fw_pkey_sz(u32 size)
 315 {
 316         switch (size) {
 317         case 128:
 318                 return 0;
 319         case 256:
 320                 return 1;
 321         case 512:
 322                 return 2;
 323         case 1024:
 324                 return 3;
 325         case 2048:
 326                 return 4;
 327         case 4096:
 328                 return 5;
 329         default:
 330                 pr_warn("invalid pkey table size %d\n", size);
 331                 return 0;
 332         }
 333 }
 334
 335 int mlx5_core_get_caps(struct mlx5_core_dev *dev, enum mlx5_cap_type cap_type,
 336                        enum mlx5_cap_mode cap_mode)
 337 {
 338         u8 in[MLX5_ST_SZ_BYTES(query_hca_cap_in)];
 339         int out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
 340         void *out, *hca_caps;
 341         u16 opmod = (cap_type << 1) | (cap_mode & 0x01);
 342         int err;
 343
 344         memset(in, 0, sizeof(in));
 345         out = kzalloc(out_sz, GFP_KERNEL);
 346         if (!out)
 347                 return -ENOMEM;
 348
 349         MLX5_SET(query_hca_cap_in, in, opcode, MLX5_CMD_OP_QUERY_HCA_CAP);
 350         MLX5_SET(query_hca_cap_in, in, op_mod, opmod);
 351         err = mlx5_cmd_exec(dev, in, sizeof(in), out, out_sz);
 352         if (err)
 353                 goto query_ex;
 354
 355         err = mlx5_cmd_status_to_err_v2(out);
 356         if (err) {
 357                 mlx5_core_warn(dev,
 358                                "QUERY_HCA_CAP : type(%x) opmode(%x) Failed(%d)\n",
 359                                cap_type, cap_mode, err);
 360                 goto query_ex;
 361         }
 362
 363         hca_caps =  MLX5_ADDR_OF(query_hca_cap_out, out, capability);
 364
 365         switch (cap_mode) {
 366         case HCA_CAP_OPMOD_GET_MAX:
 367                 memcpy(dev->hca_caps_max[cap_type], hca_caps,
 368                        MLX5_UN_SZ_BYTES(hca_cap_union));
 369                 break;
 370         case HCA_CAP_OPMOD_GET_CUR:
 371                 memcpy(dev->hca_caps_cur[cap_type], hca_caps,
 372                        MLX5_UN_SZ_BYTES(hca_cap_union));
 373                 break;
 374         default:
 375                 mlx5_core_warn(dev,
 376                                "Tried to query dev cap type(%x) with wrong opmode(%x)\n",
 377                                cap_type, cap_mode);
 378                 err = -EINVAL;
 379                 break;
 380         }
 381 query_ex:
 382         kfree(out);
 383         return err;
 384 }
 385
 386 static int set_caps(struct mlx5_core_dev *dev, void *in, int in_sz)
 387 {
 388         u32 out[MLX5_ST_SZ_DW(set_hca_cap_out)];
 389         int err;
 390
 391         memset(out, 0, sizeof(out));
 392
 393         MLX5_SET(set_hca_cap_in, in, opcode, MLX5_CMD_OP_SET_HCA_CAP);
 394         err = mlx5_cmd_exec(dev, in, in_sz, out, sizeof(out));
 395         if (err)
 396                 return err;
 397
 398         err = mlx5_cmd_status_to_err_v2(out);
 399
 400         return err;
 401 }
 402
 403 static int handle_hca_cap(struct mlx5_core_dev *dev)
 404 {
 405         void *set_ctx = NULL;
 406         struct mlx5_profile *prof = dev->profile;
 407         int err = -ENOMEM;
 408         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
 409         void *set_hca_cap;
 410
 411         set_ctx = kzalloc(set_sz, GFP_KERNEL);
 412         if (!set_ctx)
 413                 goto query_ex;
 414
 415         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL, HCA_CAP_OPMOD_GET_MAX);
 416         if (err)
 417                 goto query_ex;
 418
 419         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL, HCA_CAP_OPMOD_GET_CUR);
 420         if (err)
 421                 goto query_ex;
 422
 423         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx,
 424                                    capability);
 425         memcpy(set_hca_cap, dev->hca_caps_cur[MLX5_CAP_GENERAL],
 426                MLX5_ST_SZ_BYTES(cmd_hca_cap));
 427
 428         mlx5_core_dbg(dev, "Current Pkey table size %d Setting new size %d\n",
 429                       mlx5_to_sw_pkey_sz(MLX5_CAP_GEN(dev, pkey_table_size)),
 430                       128);
 431         /* we limit the size of the pkey table to 128 entries for now */
 432         MLX5_SET(cmd_hca_cap, set_hca_cap, pkey_table_size,
 433                  to_fw_pkey_sz(128));
 434
 435         /* Check log_max_qp from HCA caps to set in current profile */
 436         if (MLX5_CAP_GEN_MAX(dev, log_max_qp) < profile[prof_sel].log_max_qp) {
 437                 mlx5_core_warn(dev, "log_max_qp value in current profile is %d, changing it to HCA capability limit (%d)\n",
 438                                profile[prof_sel].log_max_qp,
 439                                MLX5_CAP_GEN_MAX(dev, log_max_qp));
 440                 profile[prof_sel].log_max_qp = MLX5_CAP_GEN_MAX(dev, log_max_qp);
 441         }
 442         if (prof->mask & MLX5_PROF_MASK_QP_SIZE)
 443                 MLX5_SET(cmd_hca_cap, set_hca_cap, log_max_qp,
 444                          prof->log_max_qp);
 445
 446         /* disable cmdif checksum */
 447         MLX5_SET(cmd_hca_cap, set_hca_cap, cmdif_checksum, 0);
 448
 449         MLX5_SET(cmd_hca_cap, set_hca_cap, log_uar_page_sz, PAGE_SHIFT - 12);
 450
 451         err = set_caps(dev, set_ctx, set_sz);
 452
 453 query_ex:
 454         kfree(set_ctx);
 455         return err;
 456 }
 457
 458 static int set_hca_ctrl(struct mlx5_core_dev *dev)
 459 {
 460         struct mlx5_reg_host_endianess he_in;
 461         struct mlx5_reg_host_endianess he_out;
 462         int err;
 463
 464         memset(&he_in, 0, sizeof(he_in));
 465         he_in.he = MLX5_SET_HOST_ENDIANNESS;
 466         err = mlx5_core_access_reg(dev, &he_in,  sizeof(he_in),
 467                                         &he_out, sizeof(he_out),
 468                                         MLX5_REG_HOST_ENDIANNESS, 0, 1);
 469         return err;
 470 }
 471
 472 static int mlx5_core_enable_hca(struct mlx5_core_dev *dev)
 473 {
 474         int err;
 475         struct mlx5_enable_hca_mbox_in in;
 476         struct mlx5_enable_hca_mbox_out out;
 477
 478         memset(&in, 0, sizeof(in));
 479         memset(&out, 0, sizeof(out));
 480         in.hdr.opcode = cpu_to_be16(MLX5_CMD_OP_ENABLE_HCA);
 481         err = mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
 482         if (err)
 483                 return err;
 484
 485         if (out.hdr.status)
 486                 return mlx5_cmd_status_to_err(&out.hdr);
 487
 488         return 0;
 489 }
 490
 491 static int mlx5_core_disable_hca(struct mlx5_core_dev *dev)
 492 {
 493         int err;
 494         struct mlx5_disable_hca_mbox_in in;
 495         struct mlx5_disable_hca_mbox_out out;
 496
 497         memset(&in, 0, sizeof(in));
 498         memset(&out, 0, sizeof(out));
 499         in.hdr.opcode = cpu_to_be16(MLX5_CMD_OP_DISABLE_HCA);
 500         err = mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
 501         if (err)
 502                 return err;
 503
 504         if (out.hdr.status)
 505                 return mlx5_cmd_status_to_err(&out.hdr);
 506
 507         return 0;
 508 }
 509
 510 static int mlx5_irq_set_affinity_hint(struct mlx5_core_dev *mdev, int i)
 511 {
 512         struct mlx5_priv *priv  = &mdev->priv;
 513         struct msix_entry *msix = priv->msix_arr;
 514         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 515         int err;
 516
 517         if (!zalloc_cpumask_var(&priv->irq_info[i].mask, GFP_KERNEL)) {
 518                 mlx5_core_warn(mdev, "zalloc_cpumask_var failed");
 519                 return -ENOMEM;
 520         }
 521
 522         cpumask_set_cpu(cpumask_local_spread(i, priv->numa_node),
 523                         priv->irq_info[i].mask);
 524
 525         err = irq_set_affinity_hint(irq, priv->irq_info[i].mask);
 526         if (err) {
 527                 mlx5_core_warn(mdev, "irq_set_affinity_hint failed,irq 0x%.4x",
 528                                irq);
 529                 goto err_clear_mask;
 530         }
 531
 532         return 0;
 533
 534 err_clear_mask:
 535         free_cpumask_var(priv->irq_info[i].mask);
 536         return err;
 537 }
 538
 539 static void mlx5_irq_clear_affinity_hint(struct mlx5_core_dev *mdev, int i)
 540 {
 541         struct mlx5_priv *priv  = &mdev->priv;
 542         struct msix_entry *msix = priv->msix_arr;
 543         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 544
 545         irq_set_affinity_hint(irq, NULL);
 546         free_cpumask_var(priv->irq_info[i].mask);
 547 }
 548
 549 static int mlx5_irq_set_affinity_hints(struct mlx5_core_dev *mdev)
 550 {
 551         int err;
 552         int i;
 553
 554         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++) {
 555                 err = mlx5_irq_set_affinity_hint(mdev, i);
 556                 if (err)
 557                         goto err_out;
 558         }
 559
 560         return 0;
 561
 562 err_out:
 563         for (i--; i >= 0; i--)
 564                 mlx5_irq_clear_affinity_hint(mdev, i);
 565
 566         return err;
 567 }
 568
 569 static void mlx5_irq_clear_affinity_hints(struct mlx5_core_dev *mdev)
 570 {
 571         int i;
 572
 573         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++)
 574                 mlx5_irq_clear_affinity_hint(mdev, i);
 575 }
 576
 577 int mlx5_vector2eqn(struct mlx5_core_dev *dev, int vector, int *eqn,
 578                     unsigned int *irqn)
 579 {
 580         struct mlx5_eq_table *table = &dev->priv.eq_table;
 581         struct mlx5_eq *eq, *n;
 582         int err = -ENOENT;
 583
 584         spin_lock(&table->lock);
 585         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 586                 if (eq->index == vector) {
 587                         *eqn = eq->eqn;
 588                         *irqn = eq->irqn;
 589                         err = 0;
 590                         break;
 591                 }
 592         }
 593         spin_unlock(&table->lock);
 594
 595         return err;
 596 }
 597 EXPORT_SYMBOL(mlx5_vector2eqn);
 598
 599 static void free_comp_eqs(struct mlx5_core_dev *dev)
 600 {
 601         struct mlx5_eq_table *table = &dev->priv.eq_table;
 602         struct mlx5_eq *eq, *n;
 603
 604         spin_lock(&table->lock);
 605         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 606                 list_del(&eq->list);
 607                 spin_unlock(&table->lock);
 608                 if (mlx5_destroy_unmap_eq(dev, eq))
 609                         mlx5_core_warn(dev, "failed to destroy EQ 0x%x\n",
 610                                        eq->eqn);
 611                 kfree(eq);
 612                 spin_lock(&table->lock);
 613         }
 614         spin_unlock(&table->lock);
 615 }
 616
 617 static int alloc_comp_eqs(struct mlx5_core_dev *dev)
 618 {
 619         struct mlx5_eq_table *table = &dev->priv.eq_table;
 620         char name[MLX5_MAX_IRQ_NAME];
 621         struct mlx5_eq *eq;
 622         int ncomp_vec;
 623         int nent;
 624         int err;
 625         int i;
 626
 627         INIT_LIST_HEAD(&table->comp_eqs_list);
 628         ncomp_vec = table->num_comp_vectors;
 629         nent = MLX5_COMP_EQ_SIZE;
 630         for (i = 0; i < ncomp_vec; i++) {
 631                 eq = kzalloc(sizeof(*eq), GFP_KERNEL);
 632                 if (!eq) {
 633                         err = -ENOMEM;
 634                         goto clean;
 635                 }
 636
 637                 snprintf(name, MLX5_MAX_IRQ_NAME, "mlx5_comp%d", i);
 638                 err = mlx5_create_map_eq(dev, eq,
 639                                          i + MLX5_EQ_VEC_COMP_BASE, nent, 0,
 640                                          name, &dev->priv.uuari.uars[0]);
 641                 if (err) {
 642                         kfree(eq);
 643                         goto clean;
 644                 }
 645                 mlx5_core_dbg(dev, "allocated completion EQN %d\n", eq->eqn);
 646                 eq->index = i;
 647                 spin_lock(&table->lock);
 648                 list_add_tail(&eq->list, &table->comp_eqs_list);
 649                 spin_unlock(&table->lock);
 650         }
 651
 652         return 0;
 653
 654 clean:
 655         free_comp_eqs(dev);
 656         return err;
 657 }
 658
 659 #ifdef CONFIG_MLX5_CORE_EN
 660 static int mlx5_core_set_issi(struct mlx5_core_dev *dev)
 661 {
 662         u32 query_in[MLX5_ST_SZ_DW(query_issi_in)];
 663         u32 query_out[MLX5_ST_SZ_DW(query_issi_out)];
 664         u32 set_in[MLX5_ST_SZ_DW(set_issi_in)];
 665         u32 set_out[MLX5_ST_SZ_DW(set_issi_out)];
 666         int err;
 667         u32 sup_issi;
 668
 669         memset(query_in, 0, sizeof(query_in));
 670         memset(query_out, 0, sizeof(query_out));
 671
 672         MLX5_SET(query_issi_in, query_in, opcode, MLX5_CMD_OP_QUERY_ISSI);
 673
 674         err = mlx5_cmd_exec_check_status(dev, query_in, sizeof(query_in),
 675                                          query_out, sizeof(query_out));
 676         if (err) {
 677                 if (((struct mlx5_outbox_hdr *)query_out)->status ==
 678                     MLX5_CMD_STAT_BAD_OP_ERR) {
 679                         pr_debug("Only ISSI 0 is supported\n");
 680                         return 0;
 681                 }
 682
 683                 pr_err("failed to query ISSI\n");
 684                 return err;
 685         }
 686
 687         sup_issi = MLX5_GET(query_issi_out, query_out, supported_issi_dw0);
 688
 689         if (sup_issi & (1 << 1)) {
 690                 memset(set_in, 0, sizeof(set_in));
 691                 memset(set_out, 0, sizeof(set_out));
 692
 693                 MLX5_SET(set_issi_in, set_in, opcode, MLX5_CMD_OP_SET_ISSI);
 694                 MLX5_SET(set_issi_in, set_in, current_issi, 1);
 695
 696                 err = mlx5_cmd_exec_check_status(dev, set_in, sizeof(set_in),
 697                                                  set_out, sizeof(set_out));
 698                 if (err) {
 699                         pr_err("failed to set ISSI=1\n");
 700                         return err;
 701                 }
 702
 703                 dev->issi = 1;
 704
 705                 return 0;
 706         } else if (sup_issi & (1 << 0) || !sup_issi) {
 707                 return 0;
 708         }
 709
 710         return -ENOTSUPP;
 711 }
 712 #endif
 713
 714 static int map_bf_area(struct mlx5_core_dev *dev)
 715 {
 716         resource_size_t bf_start = pci_resource_start(dev->pdev, 0);
 717         resource_size_t bf_len = pci_resource_len(dev->pdev, 0);
 718
 719         dev->priv.bf_mapping = io_mapping_create_wc(bf_start, bf_len);
 720
 721         return dev->priv.bf_mapping ? 0 : -ENOMEM;
 722 }
 723
 724 static void unmap_bf_area(struct mlx5_core_dev *dev)
 725 {
 726         if (dev->priv.bf_mapping)
 727                 io_mapping_free(dev->priv.bf_mapping);
 728 }
 729
 730 static void mlx5_add_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 731 {
 732         struct mlx5_device_context *dev_ctx;
 733         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 734
 735         dev_ctx = kmalloc(sizeof(*dev_ctx), GFP_KERNEL);
 736         if (!dev_ctx)
 737                 return;
 738
 739         dev_ctx->intf    = intf;
 740         dev_ctx->context = intf->add(dev);
 741
 742         if (dev_ctx->context) {
 743                 spin_lock_irq(&priv->ctx_lock);
 744                 list_add_tail(&dev_ctx->list, &priv->ctx_list);
 745                 spin_unlock_irq(&priv->ctx_lock);
 746         } else {
 747                 kfree(dev_ctx);
 748         }
 749 }
 750
 751 static void mlx5_remove_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 752 {
 753         struct mlx5_device_context *dev_ctx;
 754         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 755
 756         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
 757                 if (dev_ctx->intf == intf) {
 758                         spin_lock_irq(&priv->ctx_lock);
 759                         list_del(&dev_ctx->list);
 760                         spin_unlock_irq(&priv->ctx_lock);
 761
 762                         intf->remove(dev, dev_ctx->context);
 763                         kfree(dev_ctx);
 764                         return;
 765                 }
 766 }
 767
 768 static int mlx5_register_device(struct mlx5_core_dev *dev)
 769 {
 770         struct mlx5_priv *priv = &dev->priv;
 771         struct mlx5_interface *intf;
 772
 773         mutex_lock(&intf_mutex);
 774         list_add_tail(&priv->dev_list, &dev_list);
 775         list_for_each_entry(intf, &intf_list, list)
 776                 mlx5_add_device(intf, priv);
 777         mutex_unlock(&intf_mutex);
 778
 779         return 0;
 780 }
 781
 782 static void mlx5_unregister_device(struct mlx5_core_dev *dev)
 783 {
 784         struct mlx5_priv *priv = &dev->priv;
 785         struct mlx5_interface *intf;
 786
 787         mutex_lock(&intf_mutex);
 788         list_for_each_entry(intf, &intf_list, list)
 789                 mlx5_remove_device(intf, priv);
 790         list_del(&priv->dev_list);
 791         mutex_unlock(&intf_mutex);
 792 }
 793
 794 int mlx5_register_interface(struct mlx5_interface *intf)
 795 {
 796         struct mlx5_priv *priv;
 797
 798         if (!intf->add || !intf->remove)
 799                 return -EINVAL;
 800
 801         mutex_lock(&intf_mutex);
 802         list_add_tail(&intf->list, &intf_list);
 803         list_for_each_entry(priv, &dev_list, dev_list)
 804                 mlx5_add_device(intf, priv);
 805         mutex_unlock(&intf_mutex);
 806
 807         return 0;
 808 }
 809 EXPORT_SYMBOL(mlx5_register_interface);
 810
 811 void mlx5_unregister_interface(struct mlx5_interface *intf)
 812 {
 813         struct mlx5_priv *priv;
 814
 815         mutex_lock(&intf_mutex);
 816         list_for_each_entry(priv, &dev_list, dev_list)
 817                 mlx5_remove_device(intf, priv);
 818         list_del(&intf->list);
 819         mutex_unlock(&intf_mutex);
 820 }
 821 EXPORT_SYMBOL(mlx5_unregister_interface);
 822
 823 void *mlx5_get_protocol_dev(struct mlx5_core_dev *mdev, int protocol)
 824 {
 825         struct mlx5_priv *priv = &mdev->priv;
 826         struct mlx5_device_context *dev_ctx;
 827         unsigned long flags;
 828         void *result = NULL;
 829
 830         spin_lock_irqsave(&priv->ctx_lock, flags);
 831
 832         list_for_each_entry(dev_ctx, &mdev->priv.ctx_list, list)
 833                 if ((dev_ctx->intf->protocol == protocol) &&
 834                     dev_ctx->intf->get_dev) {
 835                         result = dev_ctx->intf->get_dev(dev_ctx->context);
 836                         break;
 837                 }
 838
 839         spin_unlock_irqrestore(&priv->ctx_lock, flags);
 840
 841         return result;
 842 }
 843 EXPORT_SYMBOL(mlx5_get_protocol_dev);
 844
 845 static int mlx5_pci_init(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 846 {
 847         struct pci_dev *pdev = dev->pdev;
 848         int err = 0;
 849
 850         pci_set_drvdata(dev->pdev, dev);
 851         strncpy(priv->name, dev_name(&pdev->dev), MLX5_MAX_NAME_LEN);
 852         priv->name[MLX5_MAX_NAME_LEN - 1] = 0;
 853
 854         mutex_init(&priv->pgdir_mutex);
 855         INIT_LIST_HEAD(&priv->pgdir_list);
 856         spin_lock_init(&priv->mkey_lock);
 857
 858         mutex_init(&priv->alloc_mutex);
 859
 860         priv->numa_node = dev_to_node(&dev->pdev->dev);
 861
 862         priv->dbg_root = debugfs_create_dir(dev_name(&pdev->dev), mlx5_debugfs_root);
 863         if (!priv->dbg_root)
 864                 return -ENOMEM;
 865
 866         err = mlx5_pci_enable_device(dev);
 867         if (err) {
 868                 dev_err(&pdev->dev, "Cannot enable PCI device, aborting\n");
 869                 goto err_dbg;
 870         }
 871
 872         err = request_bar(pdev);
 873         if (err) {
 874                 dev_err(&pdev->dev, "error requesting BARs, aborting\n");
 875                 goto err_disable;
 876         }
 877
 878         pci_set_master(pdev);
 879
 880         err = set_dma_caps(pdev);
 881         if (err) {
 882                 dev_err(&pdev->dev, "Failed setting DMA capabilities mask, aborting\n");
 883                 goto err_clr_master;
 884         }
 885
 886         dev->iseg_base = pci_resource_start(dev->pdev, 0);
 887         dev->iseg = ioremap(dev->iseg_base, sizeof(*dev->iseg));
 888         if (!dev->iseg) {
 889                 err = -ENOMEM;
 890                 dev_err(&pdev->dev, "Failed mapping initialization segment, aborting\n");
 891                 goto err_clr_master;
 892         }
 893
 894         return 0;
 895
 896 err_clr_master:
 897         pci_clear_master(dev->pdev);
 898         release_bar(dev->pdev);
 899 err_disable:
 900         mlx5_pci_disable_device(dev);
 901
 902 err_dbg:
 903         debugfs_remove(priv->dbg_root);
 904         return err;
 905 }
 906
 907 static void mlx5_pci_close(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 908 {
 909         iounmap(dev->iseg);
 910         pci_clear_master(dev->pdev);
 911         release_bar(dev->pdev);
 912         mlx5_pci_disable_device(dev);
 913         debugfs_remove(priv->dbg_root);
 914 }
 915
 916 #define MLX5_IB_MOD "mlx5_ib"
 917 static int mlx5_load_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 918 {
 919         struct pci_dev *pdev = dev->pdev;
 920         int err;
 921
 922         mutex_lock(&dev->intf_state_mutex);
 923         if (dev->interface_state == MLX5_INTERFACE_STATE_UP) {
 924                 dev_warn(&dev->pdev->dev, "%s: interface is up, NOP\n",
 925                          __func__);
 926                 goto out;
 927         }
 928
 929         dev_info(&pdev->dev, "firmware version: %d.%d.%d\n", fw_rev_maj(dev),
 930                  fw_rev_min(dev), fw_rev_sub(dev));
 931
 932         /* on load removing any previous indication of internal error, device is
 933          * up
 934          */
 935         dev->state = MLX5_DEVICE_STATE_UP;
 936
 937         err = mlx5_cmd_init(dev);
 938         if (err) {
 939                 dev_err(&pdev->dev, "Failed initializing command interface, aborting\n");
 940                 goto out_err;
 941         }
 942
 943         err = wait_fw_init(dev, FW_INIT_TIMEOUT_MILI);
 944         if (err) {
 945                 dev_err(&dev->pdev->dev, "Firmware over %d MS in initializing state, aborting\n",
 946                         FW_INIT_TIMEOUT_MILI);
 947                 goto out_err;
 948         }
 949
 950         mlx5_pagealloc_init(dev);
 951
 952         err = mlx5_core_enable_hca(dev);
 953         if (err) {
 954                 dev_err(&pdev->dev, "enable hca failed\n");
 955                 goto err_pagealloc_cleanup;
 956         }
 957
 958 #ifdef CONFIG_MLX5_CORE_EN
 959         err = mlx5_core_set_issi(dev);
 960         if (err) {
 961                 dev_err(&pdev->dev, "failed to set issi\n");
 962                 goto err_disable_hca;
 963         }
 964 #endif
 965
 966         err = mlx5_satisfy_startup_pages(dev, 1);
 967         if (err) {
 968                 dev_err(&pdev->dev, "failed to allocate boot pages\n");
 969                 goto err_disable_hca;
 970         }
 971
 972         err = set_hca_ctrl(dev);
 973         if (err) {
 974                 dev_err(&pdev->dev, "set_hca_ctrl failed\n");
 975                 goto reclaim_boot_pages;
 976         }
 977
 978         err = handle_hca_cap(dev);
 979         if (err) {
 980                 dev_err(&pdev->dev, "handle_hca_cap failed\n");
 981                 goto reclaim_boot_pages;
 982         }
 983
 984         err = mlx5_satisfy_startup_pages(dev, 0);
 985         if (err) {
 986                 dev_err(&pdev->dev, "failed to allocate init pages\n");
 987                 goto reclaim_boot_pages;
 988         }
 989
 990         err = mlx5_pagealloc_start(dev);
 991         if (err) {
 992                 dev_err(&pdev->dev, "mlx5_pagealloc_start failed\n");
 993                 goto reclaim_boot_pages;
 994         }
 995
 996         err = mlx5_cmd_init_hca(dev);
 997         if (err) {
 998                 dev_err(&pdev->dev, "init hca failed\n");
 999                 goto err_pagealloc_stop;
1000         }
1001
1002         mlx5_start_health_poll(dev);
1003
1004         err = mlx5_query_hca_caps(dev);
1005         if (err) {
1006                 dev_err(&pdev->dev, "query hca failed\n");
1007                 goto err_stop_poll;
1008         }
1009
1010         err = mlx5_query_board_id(dev);
1011         if (err) {
1012                 dev_err(&pdev->dev, "query board id failed\n");
1013                 goto err_stop_poll;
1014         }
1015
1016         err = mlx5_enable_msix(dev);
1017         if (err) {
1018                 dev_err(&pdev->dev, "enable msix failed\n");
1019                 goto err_stop_poll;
1020         }
1021
1022         err = mlx5_eq_init(dev);
1023         if (err) {
1024                 dev_err(&pdev->dev, "failed to initialize eq\n");
1025                 goto disable_msix;
1026         }
1027
1028         err = mlx5_alloc_uuars(dev, &priv->uuari);
1029         if (err) {
1030                 dev_err(&pdev->dev, "Failed allocating uar, aborting\n");
1031                 goto err_eq_cleanup;
1032         }
1033
1034         err = mlx5_start_eqs(dev);
1035         if (err) {
1036                 dev_err(&pdev->dev, "Failed to start pages and async EQs\n");
1037                 goto err_free_uar;
1038         }
1039
1040         err = alloc_comp_eqs(dev);
1041         if (err) {
1042                 dev_err(&pdev->dev, "Failed to alloc completion EQs\n");
1043                 goto err_stop_eqs;
1044         }
1045
1046         if (map_bf_area(dev))
1047                 dev_err(&pdev->dev, "Failed to map blue flame area\n");
1048
1049         err = mlx5_irq_set_affinity_hints(dev);
1050         if (err) {
1051                 dev_err(&pdev->dev, "Failed to alloc affinity hint cpumask\n");
1052                 goto err_unmap_bf_area;
1053         }
1054
1055         MLX5_INIT_DOORBELL_LOCK(&priv->cq_uar_lock);
1056
1057         mlx5_init_cq_table(dev);
1058         mlx5_init_qp_table(dev);
1059         mlx5_init_srq_table(dev);
1060         mlx5_init_mr_table(dev);
1061
1062         err = mlx5_register_device(dev);
1063         if (err) {
1064                 dev_err(&pdev->dev, "mlx5_register_device failed %d\n", err);
1065                 goto err_reg_dev;
1066         }
1067
1068         err = request_module_nowait(MLX5_IB_MOD);
1069         if (err)
1070                 pr_info("failed request module on %s\n", MLX5_IB_MOD);
1071
1072         dev->interface_state = MLX5_INTERFACE_STATE_UP;
1073 out:
1074         mutex_unlock(&dev->intf_state_mutex);
1075
1076         return 0;
1077
1078 err_reg_dev:
1079         mlx5_cleanup_mr_table(dev);
1080         mlx5_cleanup_srq_table(dev);
1081         mlx5_cleanup_qp_table(dev);
1082         mlx5_cleanup_cq_table(dev);
1083         mlx5_irq_clear_affinity_hints(dev);
1084
1085 err_unmap_bf_area:
1086         unmap_bf_area(dev);
1087
1088         free_comp_eqs(dev);
1089
1090 err_stop_eqs:
1091         mlx5_stop_eqs(dev);
1092
1093 err_free_uar:
1094         mlx5_free_uuars(dev, &priv->uuari);
1095
1096 err_eq_cleanup:
1097         mlx5_eq_cleanup(dev);
1098
1099 disable_msix:
1100         mlx5_disable_msix(dev);
1101
1102 err_stop_poll:
1103         mlx5_stop_health_poll(dev);
1104         if (mlx5_cmd_teardown_hca(dev)) {
1105                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1106                 goto out_err;
1107         }
1108
1109 err_pagealloc_stop:
1110         mlx5_pagealloc_stop(dev);
1111
1112 reclaim_boot_pages:
1113         mlx5_reclaim_startup_pages(dev);
1114
1115 err_disable_hca:
1116         mlx5_core_disable_hca(dev);
1117
1118 err_pagealloc_cleanup:
1119         mlx5_pagealloc_cleanup(dev);
1120         mlx5_cmd_cleanup(dev);
1121
1122 out_err:
1123         dev->state = MLX5_DEVICE_STATE_INTERNAL_ERROR;
1124         mutex_unlock(&dev->intf_state_mutex);
1125
1126         return err;
1127 }
1128
1129 static int mlx5_unload_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
1130 {
1131         int err = 0;
1132
1133         mutex_lock(&dev->intf_state_mutex);
1134         if (dev->interface_state == MLX5_INTERFACE_STATE_DOWN) {
1135                 dev_warn(&dev->pdev->dev, "%s: interface is down, NOP\n",
1136                          __func__);
1137                 goto out;
1138         }
1139         mlx5_unregister_device(dev);
1140         mlx5_cleanup_mr_table(dev);
1141         mlx5_cleanup_srq_table(dev);
1142         mlx5_cleanup_qp_table(dev);
1143         mlx5_cleanup_cq_table(dev);
1144         mlx5_irq_clear_affinity_hints(dev);
1145         unmap_bf_area(dev);
1146         free_comp_eqs(dev);
1147         mlx5_stop_eqs(dev);
1148         mlx5_free_uuars(dev, &priv->uuari);
1149         mlx5_eq_cleanup(dev);
1150         mlx5_disable_msix(dev);
1151         mlx5_stop_health_poll(dev);
1152         err = mlx5_cmd_teardown_hca(dev);
1153         if (err) {
1154                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1155                 goto out;
1156         }
1157         mlx5_pagealloc_stop(dev);
1158         mlx5_reclaim_startup_pages(dev);
1159         mlx5_core_disable_hca(dev);
1160         mlx5_pagealloc_cleanup(dev);
1161         mlx5_cmd_cleanup(dev);
1162
1163 out:
1164         dev->interface_state = MLX5_INTERFACE_STATE_DOWN;
1165         mutex_unlock(&dev->intf_state_mutex);
1166         return err;
1167 }
1168
1169 void mlx5_core_event(struct mlx5_core_dev *dev, enum mlx5_dev_event event,
1170                      unsigned long param)
1171 {
1172         struct mlx5_priv *priv = &dev->priv;
1173         struct mlx5_device_context *dev_ctx;
1174         unsigned long flags;
1175
1176         spin_lock_irqsave(&priv->ctx_lock, flags);
1177
1178         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
1179                 if (dev_ctx->intf->event)
1180                         dev_ctx->intf->event(dev, dev_ctx->context, event, param);
1181
1182         spin_unlock_irqrestore(&priv->ctx_lock, flags);
1183 }
1184
1185 struct mlx5_core_event_handler {
1186         void (*event)(struct mlx5_core_dev *dev,
1187                       enum mlx5_dev_event event,
1188                       void *data);
1189 };
1190
1191
1192 static int init_one(struct pci_dev *pdev,
1193                     const struct pci_device_id *id)
1194 {
1195         struct mlx5_core_dev *dev;
1196         struct mlx5_priv *priv;
1197         int err;
1198
1199         dev = kzalloc(sizeof(*dev), GFP_KERNEL);
1200         if (!dev) {
1201                 dev_err(&pdev->dev, "kzalloc failed\n");
1202                 return -ENOMEM;
1203         }
1204         priv = &dev->priv;
1205
1206         pci_set_drvdata(pdev, dev);
1207
1208         if (prof_sel < 0 || prof_sel >= ARRAY_SIZE(profile)) {
1209                 pr_warn("selected profile out of range, selecting default (%d)\n",
1210                         MLX5_DEFAULT_PROF);
1211                 prof_sel = MLX5_DEFAULT_PROF;
1212         }
1213         dev->profile = &profile[prof_sel];
1214         dev->pdev = pdev;
1215         dev->event = mlx5_core_event;
1216
1217         INIT_LIST_HEAD(&priv->ctx_list);
1218         spin_lock_init(&priv->ctx_lock);
1219         mutex_init(&dev->pci_status_mutex);
1220         mutex_init(&dev->intf_state_mutex);
1221         err = mlx5_pci_init(dev, priv);
1222         if (err) {
1223                 dev_err(&pdev->dev, "mlx5_pci_init failed with error code %d\n", err);
1224                 goto clean_dev;
1225         }
1226
1227         err = mlx5_health_init(dev);
1228         if (err) {
1229                 dev_err(&pdev->dev, "mlx5_health_init failed with error code %d\n", err);
1230                 goto close_pci;
1231         }
1232
1233         err = mlx5_load_one(dev, priv);
1234         if (err) {
1235                 dev_err(&pdev->dev, "mlx5_load_one failed with error code %d\n", err);
1236                 goto clean_health;
1237         }
1238
1239         return 0;
1240
1241 clean_health:
1242         mlx5_health_cleanup(dev);
1243 close_pci:
1244         mlx5_pci_close(dev, priv);
1245 clean_dev:
1246         pci_set_drvdata(pdev, NULL);
1247         kfree(dev);
1248
1249         return err;
1250 }
1251
1252 static void remove_one(struct pci_dev *pdev)
1253 {
1254         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1255         struct mlx5_priv *priv = &dev->priv;
1256
1257         if (mlx5_unload_one(dev, priv)) {
1258                 dev_err(&dev->pdev->dev, "mlx5_unload_one failed\n");
1259                 mlx5_health_cleanup(dev);
1260                 return;
1261         }
1262         mlx5_health_cleanup(dev);
1263         mlx5_pci_close(dev, priv);
1264         pci_set_drvdata(pdev, NULL);
1265         kfree(dev);
1266 }
1267
1268 static pci_ers_result_t mlx5_pci_err_detected(struct pci_dev *pdev,
1269                                               pci_channel_state_t state)
1270 {
1271         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1272         struct mlx5_priv *priv = &dev->priv;
1273
1274         dev_info(&pdev->dev, "%s was called\n", __func__);
1275         mlx5_enter_error_state(dev);
1276         mlx5_unload_one(dev, priv);
1277         mlx5_pci_disable_device(dev);
1278         return state == pci_channel_io_perm_failure ?
1279                 PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_NEED_RESET;
1280 }
1281
1282 static pci_ers_result_t mlx5_pci_slot_reset(struct pci_dev *pdev)
1283 {
1284         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1285         int err = 0;
1286
1287         dev_info(&pdev->dev, "%s was called\n", __func__);
1288
1289         err = mlx5_pci_enable_device(dev);
1290         if (err) {
1291                 dev_err(&pdev->dev, "%s: mlx5_pci_enable_device failed with error code: %d\n"
1292                         , __func__, err);
1293                 return PCI_ERS_RESULT_DISCONNECT;
1294         }
1295         pci_set_master(pdev);
1296         pci_set_power_state(pdev, PCI_D0);
1297         pci_restore_state(pdev);
1298
1299         return err ? PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_RECOVERED;
1300 }
1301
1302 void mlx5_disable_device(struct mlx5_core_dev *dev)
1303 {
1304         mlx5_pci_err_detected(dev->pdev, 0);
1305 }
1306
1307 /* wait for the device to show vital signs. For now we check
1308  * that we can read the device ID and that the health buffer
1309  * shows a non zero value which is different than 0xffffffff
1310  */
1311 static void wait_vital(struct pci_dev *pdev)
1312 {
1313         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1314         struct mlx5_core_health *health = &dev->priv.health;
1315         const int niter = 100;
1316         u32 count;
1317         u16 did;
1318         int i;
1319
1320         /* Wait for firmware to be ready after reset */
1321         msleep(1000);
1322         for (i = 0; i < niter; i++) {
1323                 if (pci_read_config_word(pdev, 2, &did)) {
1324                         dev_warn(&pdev->dev, "failed reading config word\n");
1325                         break;
1326                 }
1327                 if (did == pdev->device) {
1328                         dev_info(&pdev->dev, "device ID correctly read after %d iterations\n", i);
1329                         break;
1330                 }
1331                 msleep(50);
1332         }
1333         if (i == niter)
1334                 dev_warn(&pdev->dev, "%s-%d: could not read device ID\n", __func__, __LINE__);
1335
1336         for (i = 0; i < niter; i++) {
1337                 count = ioread32be(health->health_counter);
1338                 if (count && count != 0xffffffff) {
1339                         dev_info(&pdev->dev, "Counter value 0x%x after %d iterations\n", count, i);
1340                         break;
1341                 }
1342                 msleep(50);
1343         }
1344
1345         if (i == niter)
1346                 dev_warn(&pdev->dev, "%s-%d: could not read device ID\n", __func__, __LINE__);
1347 }
1348
1349 static void mlx5_pci_resume(struct pci_dev *pdev)
1350 {
1351         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1352         struct mlx5_priv *priv = &dev->priv;
1353         int err;
1354
1355         dev_info(&pdev->dev, "%s was called\n", __func__);
1356
1357         pci_save_state(pdev);
1358         wait_vital(pdev);
1359
1360         err = mlx5_load_one(dev, priv);
1361         if (err)
1362                 dev_err(&pdev->dev, "%s: mlx5_load_one failed with error code: %d\n"
1363                         , __func__, err);
1364         else
1365                 dev_info(&pdev->dev, "%s: device recovered\n", __func__);
1366 }
1367
1368 static const struct pci_error_handlers mlx5_err_handler = {
1369         .error_detected = mlx5_pci_err_detected,
1370         .slot_reset     = mlx5_pci_slot_reset,
1371         .resume         = mlx5_pci_resume
1372 };
1373
1374 static const struct pci_device_id mlx5_core_pci_table[] = {
1375         { PCI_VDEVICE(MELLANOX, 0x1011) }, /* Connect-IB */
1376         { PCI_VDEVICE(MELLANOX, 0x1012) }, /* Connect-IB VF */
1377         { PCI_VDEVICE(MELLANOX, 0x1013) }, /* ConnectX-4 */
1378         { PCI_VDEVICE(MELLANOX, 0x1014) }, /* ConnectX-4 VF */
1379         { PCI_VDEVICE(MELLANOX, 0x1015) }, /* ConnectX-4LX */
1380         { PCI_VDEVICE(MELLANOX, 0x1016) }, /* ConnectX-4LX VF */
1381         { 0, }
1382 };
1383
1384 MODULE_DEVICE_TABLE(pci, mlx5_core_pci_table);
1385
1386 static struct pci_driver mlx5_core_driver = {
1387         .name           = DRIVER_NAME,
1388         .id_table       = mlx5_core_pci_table,
1389         .probe          = init_one,
1390         .remove         = remove_one,
1391         .err_handler    = &mlx5_err_handler
1392 };
1393
1394 static int __init init(void)
1395 {
1396         int err;
1397
1398         mlx5_register_debugfs();
1399
1400         err = pci_register_driver(&mlx5_core_driver);
1401         if (err)
1402                 goto err_debug;
1403
1404 #ifdef CONFIG_MLX5_CORE_EN
1405         mlx5e_init();
1406 #endif
1407
1408         return 0;
1409
1410 err_debug:
1411         mlx5_unregister_debugfs();
1412         return err;
1413 }
1414
1415 static void __exit cleanup(void)
1416 {
1417 #ifdef CONFIG_MLX5_CORE_EN
1418         mlx5e_cleanup();
1419 #endif
1420         pci_unregister_driver(&mlx5_core_driver);
1421         mlx5_unregister_debugfs();
1422 }
1423
1424 module_init(init);
1425 module_exit(cleanup);