Add the rt linux 4.1.3-rt3 as base
[kvmfornfv.git] / kernel / drivers / gpu / drm / nouveau / nvkm / subdev / bios / pcir.c
1 /*
2  * Copyright 2014 Red Hat Inc.
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining a
5  * copy of this software and associated documentation files (the "Software"),
6  * to deal in the Software without restriction, including without limitation
7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
8  * and/or sell copies of the Software, and to permit persons to whom the
9  * Software is furnished to do so, subject to the following conditions:
10  *
11  * The above copyright notice and this permission notice shall be included in
12  * all copies or substantial portions of the Software.
13  *
14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
20  * OTHER DEALINGS IN THE SOFTWARE.
21  *
22  * Authors: Ben Skeggs <bskeggs@redhat.com>
23  */
24 #include <subdev/bios.h>
25 #include <subdev/bios/pcir.h>
26
27 u32
28 nvbios_pcirTe(struct nvkm_bios *bios, u32 base, u8 *ver, u16 *hdr)
29 {
30         u32 data = nv_ro16(bios, base + 0x18);
31         if (data) {
32                 data += base;
33                 switch (nv_ro32(bios, data + 0x00)) {
34                 case 0x52494350: /* PCIR */
35                 case 0x53494752: /* RGIS */
36                 case 0x5344504e: /* NPDS */
37                         *hdr = nv_ro16(bios, data + 0x0a);
38                         *ver = nv_ro08(bios, data + 0x0c);
39                         break;
40                 default:
41                         nv_debug(bios, "%08x: PCIR signature (%08x) unknown\n",
42                                  data, nv_ro32(bios, data + 0x00));
43                         data = 0;
44                         break;
45                 }
46         }
47         return data;
48 }
49
50 u32
51 nvbios_pcirTp(struct nvkm_bios *bios, u32 base, u8 *ver, u16 *hdr,
52               struct nvbios_pcirT *info)
53 {
54         u32 data = nvbios_pcirTe(bios, base, ver, hdr);
55         memset(info, 0x00, sizeof(*info));
56         if (data) {
57                 info->vendor_id = nv_ro16(bios, data + 0x04);
58                 info->device_id = nv_ro16(bios, data + 0x06);
59                 info->class_code[0] = nv_ro08(bios, data + 0x0d);
60                 info->class_code[1] = nv_ro08(bios, data + 0x0e);
61                 info->class_code[2] = nv_ro08(bios, data + 0x0f);
62                 info->image_size = nv_ro16(bios, data + 0x10) * 512;
63                 info->image_rev = nv_ro16(bios, data + 0x12);
64                 info->image_type = nv_ro08(bios, data + 0x14);
65                 info->last = nv_ro08(bios, data + 0x15) & 0x80;
66         }
67         return data;
68 }