kernel/arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28 #include <asm/debugreg.h>
  29
  30 #include "x86.h"
  31 #include "tss.h"
  32
  33 /*
  34  * Operand types
  35  */
  36 #define OpNone             0ull
  37 #define OpImplicit         1ull  /* No generic decode */
  38 #define OpReg              2ull  /* Register */
  39 #define OpMem              3ull  /* Memory */
  40 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  41 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  42 #define OpMem64            6ull  /* Memory, 64-bit */
  43 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  44 #define OpDX               8ull  /* DX register */
  45 #define OpCL               9ull  /* CL register (for shifts) */
  46 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  47 #define OpOne             11ull  /* Implied 1 */
  48 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  49 #define OpMem16           13ull  /* Memory operand (16-bit). */
  50 #define OpMem32           14ull  /* Memory operand (32-bit). */
  51 #define OpImmU            15ull  /* Immediate operand, zero extended */
  52 #define OpSI              16ull  /* SI/ESI/RSI */
  53 #define OpImmFAddr        17ull  /* Immediate far address */
  54 #define OpMemFAddr        18ull  /* Far address in memory */
  55 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  56 #define OpES              20ull  /* ES */
  57 #define OpCS              21ull  /* CS */
  58 #define OpSS              22ull  /* SS */
  59 #define OpDS              23ull  /* DS */
  60 #define OpFS              24ull  /* FS */
  61 #define OpGS              25ull  /* GS */
  62 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  63 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  64 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  65 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  66 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  67
  68 #define OpBits             5  /* Width of operand field */
  69 #define OpMask             ((1ull << OpBits) - 1)
  70
  71 /*
  72  * Opcode effective-address decode tables.
  73  * Note that we only emulate instructions that have at least one memory
  74  * operand (excluding implicit stack references). We assume that stack
  75  * references and instruction fetches will never occur in special memory
  76  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  77  * not be handled.
  78  */
  79
  80 /* Operand sizes: 8-bit operands or specified/overridden size. */
  81 #define ByteOp      (1<<0)      /* 8-bit operands. */
  82 /* Destination operand type. */
  83 #define DstShift    1
  84 #define ImplicitOps (OpImplicit << DstShift)
  85 #define DstReg      (OpReg << DstShift)
  86 #define DstMem      (OpMem << DstShift)
  87 #define DstAcc      (OpAcc << DstShift)
  88 #define DstDI       (OpDI << DstShift)
  89 #define DstMem64    (OpMem64 << DstShift)
  90 #define DstMem16    (OpMem16 << DstShift)
  91 #define DstImmUByte (OpImmUByte << DstShift)
  92 #define DstDX       (OpDX << DstShift)
  93 #define DstAccLo    (OpAccLo << DstShift)
  94 #define DstMask     (OpMask << DstShift)
  95 /* Source operand type. */
  96 #define SrcShift    6
  97 #define SrcNone     (OpNone << SrcShift)
  98 #define SrcReg      (OpReg << SrcShift)
  99 #define SrcMem      (OpMem << SrcShift)
 100 #define SrcMem16    (OpMem16 << SrcShift)
 101 #define SrcMem32    (OpMem32 << SrcShift)
 102 #define SrcImm      (OpImm << SrcShift)
 103 #define SrcImmByte  (OpImmByte << SrcShift)
 104 #define SrcOne      (OpOne << SrcShift)
 105 #define SrcImmUByte (OpImmUByte << SrcShift)
 106 #define SrcImmU     (OpImmU << SrcShift)
 107 #define SrcSI       (OpSI << SrcShift)
 108 #define SrcXLat     (OpXLat << SrcShift)
 109 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 110 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 111 #define SrcAcc      (OpAcc << SrcShift)
 112 #define SrcImmU16   (OpImmU16 << SrcShift)
 113 #define SrcImm64    (OpImm64 << SrcShift)
 114 #define SrcDX       (OpDX << SrcShift)
 115 #define SrcMem8     (OpMem8 << SrcShift)
 116 #define SrcAccHi    (OpAccHi << SrcShift)
 117 #define SrcMask     (OpMask << SrcShift)
 118 #define BitOp       (1<<11)
 119 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 120 #define String      (1<<13)     /* String instruction (rep capable) */
 121 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 122 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 123 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 124 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 125 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 126 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 127 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 128 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 129 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 130 #define Sse         (1<<18)     /* SSE Vector instruction */
 131 /* Generic ModRM decode. */
 132 #define ModRM       (1<<19)
 133 /* Destination is only written; never read. */
 134 #define Mov         (1<<20)
 135 /* Misc flags */
 136 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 137 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 138 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 139 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 140 #define Undefined   (1<<25) /* No Such Instruction */
 141 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 142 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 143 #define No64        (1<<28)
 144 #define PageTable   (1 << 29)   /* instruction used to write page table */
 145 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 146 /* Source 2 operand type */
 147 #define Src2Shift   (31)
 148 #define Src2None    (OpNone << Src2Shift)
 149 #define Src2Mem     (OpMem << Src2Shift)
 150 #define Src2CL      (OpCL << Src2Shift)
 151 #define Src2ImmByte (OpImmByte << Src2Shift)
 152 #define Src2One     (OpOne << Src2Shift)
 153 #define Src2Imm     (OpImm << Src2Shift)
 154 #define Src2ES      (OpES << Src2Shift)
 155 #define Src2CS      (OpCS << Src2Shift)
 156 #define Src2SS      (OpSS << Src2Shift)
 157 #define Src2DS      (OpDS << Src2Shift)
 158 #define Src2FS      (OpFS << Src2Shift)
 159 #define Src2GS      (OpGS << Src2Shift)
 160 #define Src2Mask    (OpMask << Src2Shift)
 161 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 162 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 163 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 164 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 165 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 166 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 167 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 168 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 169 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 170 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 171 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 172 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 173 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 174 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 175 #define Aligned16   ((u64)1 << 55)  /* Aligned to 16 byte boundary (e.g. FXSAVE) */
 176
 177 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 178
 179 #define X2(x...) x, x
 180 #define X3(x...) X2(x), x
 181 #define X4(x...) X2(x), X2(x)
 182 #define X5(x...) X4(x), x
 183 #define X6(x...) X4(x), X2(x)
 184 #define X7(x...) X4(x), X3(x)
 185 #define X8(x...) X4(x), X4(x)
 186 #define X16(x...) X8(x), X8(x)
 187
 188 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 189 #define FASTOP_SIZE 8
 190
 191 /*
 192  * fastop functions have a special calling convention:
 193  *
 194  * dst:    rax        (in/out)
 195  * src:    rdx        (in/out)
 196  * src2:   rcx        (in)
 197  * flags:  rflags     (in/out)
 198  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 199  *
 200  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 201  * different operand sizes can be reached by calculation, rather than a jump
 202  * table (which would be bigger than the code).
 203  *
 204  * fastop functions are declared as taking a never-defined fastop parameter,
 205  * so they can't be called from C directly.
 206  */
 207
 208 struct fastop;
 209
 210 struct opcode {
 211         u64 flags : 56;
 212         u64 intercept : 8;
 213         union {
 214                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 215                 const struct opcode *group;
 216                 const struct group_dual *gdual;
 217                 const struct gprefix *gprefix;
 218                 const struct escape *esc;
 219                 const struct instr_dual *idual;
 220                 const struct mode_dual *mdual;
 221                 void (*fastop)(struct fastop *fake);
 222         } u;
 223         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 224 };
 225
 226 struct group_dual {
 227         struct opcode mod012[8];
 228         struct opcode mod3[8];
 229 };
 230
 231 struct gprefix {
 232         struct opcode pfx_no;
 233         struct opcode pfx_66;
 234         struct opcode pfx_f2;
 235         struct opcode pfx_f3;
 236 };
 237
 238 struct escape {
 239         struct opcode op[8];
 240         struct opcode high[64];
 241 };
 242
 243 struct instr_dual {
 244         struct opcode mod012;
 245         struct opcode mod3;
 246 };
 247
 248 struct mode_dual {
 249         struct opcode mode32;
 250         struct opcode mode64;
 251 };
 252
 253 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 254
 255 enum x86_transfer_type {
 256         X86_TRANSFER_NONE,
 257         X86_TRANSFER_CALL_JMP,
 258         X86_TRANSFER_RET,
 259         X86_TRANSFER_TASK_SWITCH,
 260 };
 261
 262 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 263 {
 264         if (!(ctxt->regs_valid & (1 << nr))) {
 265                 ctxt->regs_valid |= 1 << nr;
 266                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 267         }
 268         return ctxt->_regs[nr];
 269 }
 270
 271 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 272 {
 273         ctxt->regs_valid |= 1 << nr;
 274         ctxt->regs_dirty |= 1 << nr;
 275         return &ctxt->_regs[nr];
 276 }
 277
 278 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 279 {
 280         reg_read(ctxt, nr);
 281         return reg_write(ctxt, nr);
 282 }
 283
 284 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 285 {
 286         unsigned reg;
 287
 288         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 289                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 290 }
 291
 292 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 293 {
 294         ctxt->regs_dirty = 0;
 295         ctxt->regs_valid = 0;
 296 }
 297
 298 /*
 299  * These EFLAGS bits are restored from saved value during emulation, and
 300  * any changes are written back to the saved value after emulation.
 301  */
 302 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 303                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 304
 305 #ifdef CONFIG_X86_64
 306 #define ON64(x) x
 307 #else
 308 #define ON64(x)
 309 #endif
 310
 311 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 312
 313 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 314 #define FOP_RET   "ret \n\t"
 315
 316 #define FOP_START(op) \
 317         extern void em_##op(struct fastop *fake); \
 318         asm(".pushsection .text, \"ax\" \n\t" \
 319             ".global em_" #op " \n\t" \
 320             FOP_ALIGN \
 321             "em_" #op ": \n\t"
 322
 323 #define FOP_END \
 324             ".popsection")
 325
 326 #define FOPNOP() FOP_ALIGN FOP_RET
 327
 328 #define FOP1E(op,  dst) \
 329         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 330
 331 #define FOP1EEX(op,  dst) \
 332         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 333
 334 #define FASTOP1(op) \
 335         FOP_START(op) \
 336         FOP1E(op##b, al) \
 337         FOP1E(op##w, ax) \
 338         FOP1E(op##l, eax) \
 339         ON64(FOP1E(op##q, rax)) \
 340         FOP_END
 341
 342 /* 1-operand, using src2 (for MUL/DIV r/m) */
 343 #define FASTOP1SRC2(op, name) \
 344         FOP_START(name) \
 345         FOP1E(op, cl) \
 346         FOP1E(op, cx) \
 347         FOP1E(op, ecx) \
 348         ON64(FOP1E(op, rcx)) \
 349         FOP_END
 350
 351 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 352 #define FASTOP1SRC2EX(op, name) \
 353         FOP_START(name) \
 354         FOP1EEX(op, cl) \
 355         FOP1EEX(op, cx) \
 356         FOP1EEX(op, ecx) \
 357         ON64(FOP1EEX(op, rcx)) \
 358         FOP_END
 359
 360 #define FOP2E(op,  dst, src)       \
 361         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 362
 363 #define FASTOP2(op) \
 364         FOP_START(op) \
 365         FOP2E(op##b, al, dl) \
 366         FOP2E(op##w, ax, dx) \
 367         FOP2E(op##l, eax, edx) \
 368         ON64(FOP2E(op##q, rax, rdx)) \
 369         FOP_END
 370
 371 /* 2 operand, word only */
 372 #define FASTOP2W(op) \
 373         FOP_START(op) \
 374         FOPNOP() \
 375         FOP2E(op##w, ax, dx) \
 376         FOP2E(op##l, eax, edx) \
 377         ON64(FOP2E(op##q, rax, rdx)) \
 378         FOP_END
 379
 380 /* 2 operand, src is CL */
 381 #define FASTOP2CL(op) \
 382         FOP_START(op) \
 383         FOP2E(op##b, al, cl) \
 384         FOP2E(op##w, ax, cl) \
 385         FOP2E(op##l, eax, cl) \
 386         ON64(FOP2E(op##q, rax, cl)) \
 387         FOP_END
 388
 389 /* 2 operand, src and dest are reversed */
 390 #define FASTOP2R(op, name) \
 391         FOP_START(name) \
 392         FOP2E(op##b, dl, al) \
 393         FOP2E(op##w, dx, ax) \
 394         FOP2E(op##l, edx, eax) \
 395         ON64(FOP2E(op##q, rdx, rax)) \
 396         FOP_END
 397
 398 #define FOP3E(op,  dst, src, src2) \
 399         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 400
 401 /* 3-operand, word-only, src2=cl */
 402 #define FASTOP3WCL(op) \
 403         FOP_START(op) \
 404         FOPNOP() \
 405         FOP3E(op##w, ax, dx, cl) \
 406         FOP3E(op##l, eax, edx, cl) \
 407         ON64(FOP3E(op##q, rax, rdx, cl)) \
 408         FOP_END
 409
 410 /* Special case for SETcc - 1 instruction per cc */
 411 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 412
 413 asm(".global kvm_fastop_exception \n"
 414     "kvm_fastop_exception: xor %esi, %esi; ret");
 415
 416 FOP_START(setcc)
 417 FOP_SETCC(seto)
 418 FOP_SETCC(setno)
 419 FOP_SETCC(setc)
 420 FOP_SETCC(setnc)
 421 FOP_SETCC(setz)
 422 FOP_SETCC(setnz)
 423 FOP_SETCC(setbe)
 424 FOP_SETCC(setnbe)
 425 FOP_SETCC(sets)
 426 FOP_SETCC(setns)
 427 FOP_SETCC(setp)
 428 FOP_SETCC(setnp)
 429 FOP_SETCC(setl)
 430 FOP_SETCC(setnl)
 431 FOP_SETCC(setle)
 432 FOP_SETCC(setnle)
 433 FOP_END;
 434
 435 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 436 FOP_END;
 437
 438 /*
 439  * XXX: inoutclob user must know where the argument is being expanded.
 440  *      Relying on CC_HAVE_ASM_GOTO would allow us to remove _fault.
 441  */
 442 #define asm_safe(insn, inoutclob...) \
 443 ({ \
 444         int _fault = 0; \
 445  \
 446         asm volatile("1:" insn "\n" \
 447                      "2:\n" \
 448                      ".pushsection .fixup, \"ax\"\n" \
 449                      "3: movl $1, %[_fault]\n" \
 450                      "   jmp  2b\n" \
 451                      ".popsection\n" \
 452                      _ASM_EXTABLE(1b, 3b) \
 453                      : [_fault] "+qm"(_fault) inoutclob ); \
 454  \
 455         _fault ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE; \
 456 })
 457
 458 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 459                                     enum x86_intercept intercept,
 460                                     enum x86_intercept_stage stage)
 461 {
 462         struct x86_instruction_info info = {
 463                 .intercept  = intercept,
 464                 .rep_prefix = ctxt->rep_prefix,
 465                 .modrm_mod  = ctxt->modrm_mod,
 466                 .modrm_reg  = ctxt->modrm_reg,
 467                 .modrm_rm   = ctxt->modrm_rm,
 468                 .src_val    = ctxt->src.val64,
 469                 .dst_val    = ctxt->dst.val64,
 470                 .src_bytes  = ctxt->src.bytes,
 471                 .dst_bytes  = ctxt->dst.bytes,
 472                 .ad_bytes   = ctxt->ad_bytes,
 473                 .next_rip   = ctxt->eip,
 474         };
 475
 476         return ctxt->ops->intercept(ctxt, &info, stage);
 477 }
 478
 479 static void assign_masked(ulong *dest, ulong src, ulong mask)
 480 {
 481         *dest = (*dest & ~mask) | (src & mask);
 482 }
 483
 484 static void assign_register(unsigned long *reg, u64 val, int bytes)
 485 {
 486         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 487         switch (bytes) {
 488         case 1:
 489                 *(u8 *)reg = (u8)val;
 490                 break;
 491         case 2:
 492                 *(u16 *)reg = (u16)val;
 493                 break;
 494         case 4:
 495                 *reg = (u32)val;
 496                 break;  /* 64b: zero-extend */
 497         case 8:
 498                 *reg = val;
 499                 break;
 500         }
 501 }
 502
 503 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 504 {
 505         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 506 }
 507
 508 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 509 {
 510         u16 sel;
 511         struct desc_struct ss;
 512
 513         if (ctxt->mode == X86EMUL_MODE_PROT64)
 514                 return ~0UL;
 515         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 516         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 517 }
 518
 519 static int stack_size(struct x86_emulate_ctxt *ctxt)
 520 {
 521         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 522 }
 523
 524 /* Access/update address held in a register, based on addressing mode. */
 525 static inline unsigned long
 526 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 527 {
 528         if (ctxt->ad_bytes == sizeof(unsigned long))
 529                 return reg;
 530         else
 531                 return reg & ad_mask(ctxt);
 532 }
 533
 534 static inline unsigned long
 535 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 536 {
 537         return address_mask(ctxt, reg_read(ctxt, reg));
 538 }
 539
 540 static void masked_increment(ulong *reg, ulong mask, int inc)
 541 {
 542         assign_masked(reg, *reg + inc, mask);
 543 }
 544
 545 static inline void
 546 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 547 {
 548         ulong *preg = reg_rmw(ctxt, reg);
 549
 550         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 551 }
 552
 553 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 554 {
 555         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 556 }
 557
 558 static u32 desc_limit_scaled(struct desc_struct *desc)
 559 {
 560         u32 limit = get_desc_limit(desc);
 561
 562         return desc->g ? (limit << 12) | 0xfff : limit;
 563 }
 564
 565 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 566 {
 567         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 568                 return 0;
 569
 570         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 571 }
 572
 573 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 574                              u32 error, bool valid)
 575 {
 576         WARN_ON(vec > 0x1f);
 577         ctxt->exception.vector = vec;
 578         ctxt->exception.error_code = error;
 579         ctxt->exception.error_code_valid = valid;
 580         return X86EMUL_PROPAGATE_FAULT;
 581 }
 582
 583 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 584 {
 585         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 586 }
 587
 588 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 589 {
 590         return emulate_exception(ctxt, GP_VECTOR, err, true);
 591 }
 592
 593 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 594 {
 595         return emulate_exception(ctxt, SS_VECTOR, err, true);
 596 }
 597
 598 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 599 {
 600         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 601 }
 602
 603 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 604 {
 605         return emulate_exception(ctxt, TS_VECTOR, err, true);
 606 }
 607
 608 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 609 {
 610         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 611 }
 612
 613 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 614 {
 615         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 616 }
 617
 618 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 619 {
 620         u16 selector;
 621         struct desc_struct desc;
 622
 623         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 624         return selector;
 625 }
 626
 627 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 628                                  unsigned seg)
 629 {
 630         u16 dummy;
 631         u32 base3;
 632         struct desc_struct desc;
 633
 634         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 635         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 636 }
 637
 638 /*
 639  * x86 defines three classes of vector instructions: explicitly
 640  * aligned, explicitly unaligned, and the rest, which change behaviour
 641  * depending on whether they're AVX encoded or not.
 642  *
 643  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 644  * subject to the same check.  FXSAVE and FXRSTOR are checked here too as their
 645  * 512 bytes of data must be aligned to a 16 byte boundary.
 646  */
 647 static unsigned insn_alignment(struct x86_emulate_ctxt *ctxt, unsigned size)
 648 {
 649         if (likely(size < 16))
 650                 return 1;
 651
 652         if (ctxt->d & Aligned)
 653                 return size;
 654         else if (ctxt->d & Unaligned)
 655                 return 1;
 656         else if (ctxt->d & Avx)
 657                 return 1;
 658         else if (ctxt->d & Aligned16)
 659                 return 16;
 660         else
 661                 return size;
 662 }
 663
 664 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 665                                        struct segmented_address addr,
 666                                        unsigned *max_size, unsigned size,
 667                                        bool write, bool fetch,
 668                                        enum x86emul_mode mode, ulong *linear)
 669 {
 670         struct desc_struct desc;
 671         bool usable;
 672         ulong la;
 673         u32 lim;
 674         u16 sel;
 675
 676         la = seg_base(ctxt, addr.seg) + addr.ea;
 677         *max_size = 0;
 678         switch (mode) {
 679         case X86EMUL_MODE_PROT64:
 680                 *linear = la;
 681                 if (is_noncanonical_address(la))
 682                         goto bad;
 683
 684                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 685                 if (size > *max_size)
 686                         goto bad;
 687                 break;
 688         default:
 689                 *linear = la = (u32)la;
 690                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 691                                                 addr.seg);
 692                 if (!usable)
 693                         goto bad;
 694                 /* code segment in protected mode or read-only data segment */
 695                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 696                                         || !(desc.type & 2)) && write)
 697                         goto bad;
 698                 /* unreadable code segment */
 699                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 700                         goto bad;
 701                 lim = desc_limit_scaled(&desc);
 702                 if (!(desc.type & 8) && (desc.type & 4)) {
 703                         /* expand-down segment */
 704                         if (addr.ea <= lim)
 705                                 goto bad;
 706                         lim = desc.d ? 0xffffffff : 0xffff;
 707                 }
 708                 if (addr.ea > lim)
 709                         goto bad;
 710                 if (lim == 0xffffffff)
 711                         *max_size = ~0u;
 712                 else {
 713                         *max_size = (u64)lim + 1 - addr.ea;
 714                         if (size > *max_size)
 715                                 goto bad;
 716                 }
 717                 break;
 718         }
 719         if (la & (insn_alignment(ctxt, size) - 1))
 720                 return emulate_gp(ctxt, 0);
 721         return X86EMUL_CONTINUE;
 722 bad:
 723         if (addr.seg == VCPU_SREG_SS)
 724                 return emulate_ss(ctxt, 0);
 725         else
 726                 return emulate_gp(ctxt, 0);
 727 }
 728
 729 static int linearize(struct x86_emulate_ctxt *ctxt,
 730                      struct segmented_address addr,
 731                      unsigned size, bool write,
 732                      ulong *linear)
 733 {
 734         unsigned max_size;
 735         return __linearize(ctxt, addr, &max_size, size, write, false,
 736                            ctxt->mode, linear);
 737 }
 738
 739 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 740                              enum x86emul_mode mode)
 741 {
 742         ulong linear;
 743         int rc;
 744         unsigned max_size;
 745         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 746                                            .ea = dst };
 747
 748         if (ctxt->op_bytes != sizeof(unsigned long))
 749                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 750         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 751         if (rc == X86EMUL_CONTINUE)
 752                 ctxt->_eip = addr.ea;
 753         return rc;
 754 }
 755
 756 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 757 {
 758         return assign_eip(ctxt, dst, ctxt->mode);
 759 }
 760
 761 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 762                           const struct desc_struct *cs_desc)
 763 {
 764         enum x86emul_mode mode = ctxt->mode;
 765         int rc;
 766
 767 #ifdef CONFIG_X86_64
 768         if (ctxt->mode >= X86EMUL_MODE_PROT16) {
 769                 if (cs_desc->l) {
 770                         u64 efer = 0;
 771
 772                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 773                         if (efer & EFER_LMA)
 774                                 mode = X86EMUL_MODE_PROT64;
 775                 } else
 776                         mode = X86EMUL_MODE_PROT32; /* temporary value */
 777         }
 778 #endif
 779         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 780                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 781         rc = assign_eip(ctxt, dst, mode);
 782         if (rc == X86EMUL_CONTINUE)
 783                 ctxt->mode = mode;
 784         return rc;
 785 }
 786
 787 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 788 {
 789         return assign_eip_near(ctxt, ctxt->_eip + rel);
 790 }
 791
 792 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 793                               struct segmented_address addr,
 794                               void *data,
 795                               unsigned size)
 796 {
 797         int rc;
 798         ulong linear;
 799
 800         rc = linearize(ctxt, addr, size, false, &linear);
 801         if (rc != X86EMUL_CONTINUE)
 802                 return rc;
 803         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 804 }
 805
 806 static int segmented_write_std(struct x86_emulate_ctxt *ctxt,
 807                                struct segmented_address addr,
 808                                void *data,
 809                                unsigned int size)
 810 {
 811         int rc;
 812         ulong linear;
 813
 814         rc = linearize(ctxt, addr, size, true, &linear);
 815         if (rc != X86EMUL_CONTINUE)
 816                 return rc;
 817         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception);
 818 }
 819
 820 /*
 821  * Prefetch the remaining bytes of the instruction without crossing page
 822  * boundary if they are not in fetch_cache yet.
 823  */
 824 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 825 {
 826         int rc;
 827         unsigned size, max_size;
 828         unsigned long linear;
 829         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 830         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 831                                            .ea = ctxt->eip + cur_size };
 832
 833         /*
 834          * We do not know exactly how many bytes will be needed, and
 835          * __linearize is expensive, so fetch as much as possible.  We
 836          * just have to avoid going beyond the 15 byte limit, the end
 837          * of the segment, or the end of the page.
 838          *
 839          * __linearize is called with size 0 so that it does not do any
 840          * boundary check itself.  Instead, we use max_size to check
 841          * against op_size.
 842          */
 843         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 844                          &linear);
 845         if (unlikely(rc != X86EMUL_CONTINUE))
 846                 return rc;
 847
 848         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 849         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 850
 851         /*
 852          * One instruction can only straddle two pages,
 853          * and one has been loaded at the beginning of
 854          * x86_decode_insn.  So, if not enough bytes
 855          * still, we must have hit the 15-byte boundary.
 856          */
 857         if (unlikely(size < op_size))
 858                 return emulate_gp(ctxt, 0);
 859
 860         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 861                               size, &ctxt->exception);
 862         if (unlikely(rc != X86EMUL_CONTINUE))
 863                 return rc;
 864         ctxt->fetch.end += size;
 865         return X86EMUL_CONTINUE;
 866 }
 867
 868 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 869                                                unsigned size)
 870 {
 871         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 872
 873         if (unlikely(done_size < size))
 874                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 875         else
 876                 return X86EMUL_CONTINUE;
 877 }
 878
 879 /* Fetch next part of the instruction being emulated. */
 880 #define insn_fetch(_type, _ctxt)                                        \
 881 ({      _type _x;                                                       \
 882                                                                         \
 883         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 884         if (rc != X86EMUL_CONTINUE)                                     \
 885                 goto done;                                              \
 886         ctxt->_eip += sizeof(_type);                                    \
 887         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 888         ctxt->fetch.ptr += sizeof(_type);                               \
 889         _x;                                                             \
 890 })
 891
 892 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 893 ({                                                                      \
 894         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 895         if (rc != X86EMUL_CONTINUE)                                     \
 896                 goto done;                                              \
 897         ctxt->_eip += (_size);                                          \
 898         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 899         ctxt->fetch.ptr += (_size);                                     \
 900 })
 901
 902 /*
 903  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 904  * pointer into the block that addresses the relevant register.
 905  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 906  */
 907 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 908                              int byteop)
 909 {
 910         void *p;
 911         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 912
 913         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 914                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 915         else
 916                 p = reg_rmw(ctxt, modrm_reg);
 917         return p;
 918 }
 919
 920 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 921                            struct segmented_address addr,
 922                            u16 *size, unsigned long *address, int op_bytes)
 923 {
 924         int rc;
 925
 926         if (op_bytes == 2)
 927                 op_bytes = 3;
 928         *address = 0;
 929         rc = segmented_read_std(ctxt, addr, size, 2);
 930         if (rc != X86EMUL_CONTINUE)
 931                 return rc;
 932         addr.ea += 2;
 933         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 934         return rc;
 935 }
 936
 937 FASTOP2(add);
 938 FASTOP2(or);
 939 FASTOP2(adc);
 940 FASTOP2(sbb);
 941 FASTOP2(and);
 942 FASTOP2(sub);
 943 FASTOP2(xor);
 944 FASTOP2(cmp);
 945 FASTOP2(test);
 946
 947 FASTOP1SRC2(mul, mul_ex);
 948 FASTOP1SRC2(imul, imul_ex);
 949 FASTOP1SRC2EX(div, div_ex);
 950 FASTOP1SRC2EX(idiv, idiv_ex);
 951
 952 FASTOP3WCL(shld);
 953 FASTOP3WCL(shrd);
 954
 955 FASTOP2W(imul);
 956
 957 FASTOP1(not);
 958 FASTOP1(neg);
 959 FASTOP1(inc);
 960 FASTOP1(dec);
 961
 962 FASTOP2CL(rol);
 963 FASTOP2CL(ror);
 964 FASTOP2CL(rcl);
 965 FASTOP2CL(rcr);
 966 FASTOP2CL(shl);
 967 FASTOP2CL(shr);
 968 FASTOP2CL(sar);
 969
 970 FASTOP2W(bsf);
 971 FASTOP2W(bsr);
 972 FASTOP2W(bt);
 973 FASTOP2W(bts);
 974 FASTOP2W(btr);
 975 FASTOP2W(btc);
 976
 977 FASTOP2(xadd);
 978
 979 FASTOP2R(cmp, cmp_r);
 980
 981 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
 982 {
 983         /* If src is zero, do not writeback, but update flags */
 984         if (ctxt->src.val == 0)
 985                 ctxt->dst.type = OP_NONE;
 986         return fastop(ctxt, em_bsf);
 987 }
 988
 989 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
 990 {
 991         /* If src is zero, do not writeback, but update flags */
 992         if (ctxt->src.val == 0)
 993                 ctxt->dst.type = OP_NONE;
 994         return fastop(ctxt, em_bsr);
 995 }
 996
 997 static u8 test_cc(unsigned int condition, unsigned long flags)
 998 {
 999         u8 rc;
1000         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1001
1002         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1003         asm("push %[flags]; popf; call *%[fastop]"
1004             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
1005         return rc;
1006 }
1007
1008 static void fetch_register_operand(struct operand *op)
1009 {
1010         switch (op->bytes) {
1011         case 1:
1012                 op->val = *(u8 *)op->addr.reg;
1013                 break;
1014         case 2:
1015                 op->val = *(u16 *)op->addr.reg;
1016                 break;
1017         case 4:
1018                 op->val = *(u32 *)op->addr.reg;
1019                 break;
1020         case 8:
1021                 op->val = *(u64 *)op->addr.reg;
1022                 break;
1023         }
1024 }
1025
1026 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
1027 {
1028         ctxt->ops->get_fpu(ctxt);
1029         switch (reg) {
1030         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
1031         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
1032         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
1033         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
1034         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
1035         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
1036         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
1037         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1038 #ifdef CONFIG_X86_64
1039         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1040         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1041         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1042         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1043         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1044         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1045         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1046         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1047 #endif
1048         default: BUG();
1049         }
1050         ctxt->ops->put_fpu(ctxt);
1051 }
1052
1053 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1054                           int reg)
1055 {
1056         ctxt->ops->get_fpu(ctxt);
1057         switch (reg) {
1058         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1059         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1060         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1061         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1062         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1063         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1064         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1065         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1066 #ifdef CONFIG_X86_64
1067         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1068         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1069         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1070         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1071         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1072         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1073         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1074         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1075 #endif
1076         default: BUG();
1077         }
1078         ctxt->ops->put_fpu(ctxt);
1079 }
1080
1081 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1082 {
1083         ctxt->ops->get_fpu(ctxt);
1084         switch (reg) {
1085         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1086         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1087         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1088         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1089         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1090         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1091         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1092         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1093         default: BUG();
1094         }
1095         ctxt->ops->put_fpu(ctxt);
1096 }
1097
1098 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1099 {
1100         ctxt->ops->get_fpu(ctxt);
1101         switch (reg) {
1102         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1103         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1104         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1105         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1106         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1107         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1108         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1109         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1110         default: BUG();
1111         }
1112         ctxt->ops->put_fpu(ctxt);
1113 }
1114
1115 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1116 {
1117         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1118                 return emulate_nm(ctxt);
1119
1120         ctxt->ops->get_fpu(ctxt);
1121         asm volatile("fninit");
1122         ctxt->ops->put_fpu(ctxt);
1123         return X86EMUL_CONTINUE;
1124 }
1125
1126 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1127 {
1128         u16 fcw;
1129
1130         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1131                 return emulate_nm(ctxt);
1132
1133         ctxt->ops->get_fpu(ctxt);
1134         asm volatile("fnstcw %0": "+m"(fcw));
1135         ctxt->ops->put_fpu(ctxt);
1136
1137         ctxt->dst.val = fcw;
1138
1139         return X86EMUL_CONTINUE;
1140 }
1141
1142 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1143 {
1144         u16 fsw;
1145
1146         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1147                 return emulate_nm(ctxt);
1148
1149         ctxt->ops->get_fpu(ctxt);
1150         asm volatile("fnstsw %0": "+m"(fsw));
1151         ctxt->ops->put_fpu(ctxt);
1152
1153         ctxt->dst.val = fsw;
1154
1155         return X86EMUL_CONTINUE;
1156 }
1157
1158 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1159                                     struct operand *op)
1160 {
1161         unsigned reg = ctxt->modrm_reg;
1162
1163         if (!(ctxt->d & ModRM))
1164                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1165
1166         if (ctxt->d & Sse) {
1167                 op->type = OP_XMM;
1168                 op->bytes = 16;
1169                 op->addr.xmm = reg;
1170                 read_sse_reg(ctxt, &op->vec_val, reg);
1171                 return;
1172         }
1173         if (ctxt->d & Mmx) {
1174                 reg &= 7;
1175                 op->type = OP_MM;
1176                 op->bytes = 8;
1177                 op->addr.mm = reg;
1178                 return;
1179         }
1180
1181         op->type = OP_REG;
1182         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1183         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1184
1185         fetch_register_operand(op);
1186         op->orig_val = op->val;
1187 }
1188
1189 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1190 {
1191         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1192                 ctxt->modrm_seg = VCPU_SREG_SS;
1193 }
1194
1195 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1196                         struct operand *op)
1197 {
1198         u8 sib;
1199         int index_reg, base_reg, scale;
1200         int rc = X86EMUL_CONTINUE;
1201         ulong modrm_ea = 0;
1202
1203         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1204         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1205         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1206
1207         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1208         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1209         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1210         ctxt->modrm_seg = VCPU_SREG_DS;
1211
1212         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1213                 op->type = OP_REG;
1214                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1215                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1216                                 ctxt->d & ByteOp);
1217                 if (ctxt->d & Sse) {
1218                         op->type = OP_XMM;
1219                         op->bytes = 16;
1220                         op->addr.xmm = ctxt->modrm_rm;
1221                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1222                         return rc;
1223                 }
1224                 if (ctxt->d & Mmx) {
1225                         op->type = OP_MM;
1226                         op->bytes = 8;
1227                         op->addr.mm = ctxt->modrm_rm & 7;
1228                         return rc;
1229                 }
1230                 fetch_register_operand(op);
1231                 return rc;
1232         }
1233
1234         op->type = OP_MEM;
1235
1236         if (ctxt->ad_bytes == 2) {
1237                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1238                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1239                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1240                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1241
1242                 /* 16-bit ModR/M decode. */
1243                 switch (ctxt->modrm_mod) {
1244                 case 0:
1245                         if (ctxt->modrm_rm == 6)
1246                                 modrm_ea += insn_fetch(u16, ctxt);
1247                         break;
1248                 case 1:
1249                         modrm_ea += insn_fetch(s8, ctxt);
1250                         break;
1251                 case 2:
1252                         modrm_ea += insn_fetch(u16, ctxt);
1253                         break;
1254                 }
1255                 switch (ctxt->modrm_rm) {
1256                 case 0:
1257                         modrm_ea += bx + si;
1258                         break;
1259                 case 1:
1260                         modrm_ea += bx + di;
1261                         break;
1262                 case 2:
1263                         modrm_ea += bp + si;
1264                         break;
1265                 case 3:
1266                         modrm_ea += bp + di;
1267                         break;
1268                 case 4:
1269                         modrm_ea += si;
1270                         break;
1271                 case 5:
1272                         modrm_ea += di;
1273                         break;
1274                 case 6:
1275                         if (ctxt->modrm_mod != 0)
1276                                 modrm_ea += bp;
1277                         break;
1278                 case 7:
1279                         modrm_ea += bx;
1280                         break;
1281                 }
1282                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1283                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1284                         ctxt->modrm_seg = VCPU_SREG_SS;
1285                 modrm_ea = (u16)modrm_ea;
1286         } else {
1287                 /* 32/64-bit ModR/M decode. */
1288                 if ((ctxt->modrm_rm & 7) == 4) {
1289                         sib = insn_fetch(u8, ctxt);
1290                         index_reg |= (sib >> 3) & 7;
1291                         base_reg |= sib & 7;
1292                         scale = sib >> 6;
1293
1294                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1295                                 modrm_ea += insn_fetch(s32, ctxt);
1296                         else {
1297                                 modrm_ea += reg_read(ctxt, base_reg);
1298                                 adjust_modrm_seg(ctxt, base_reg);
1299                                 /* Increment ESP on POP [ESP] */
1300                                 if ((ctxt->d & IncSP) &&
1301                                     base_reg == VCPU_REGS_RSP)
1302                                         modrm_ea += ctxt->op_bytes;
1303                         }
1304                         if (index_reg != 4)
1305                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1306                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1307                         modrm_ea += insn_fetch(s32, ctxt);
1308                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1309                                 ctxt->rip_relative = 1;
1310                 } else {
1311                         base_reg = ctxt->modrm_rm;
1312                         modrm_ea += reg_read(ctxt, base_reg);
1313                         adjust_modrm_seg(ctxt, base_reg);
1314                 }
1315                 switch (ctxt->modrm_mod) {
1316                 case 1:
1317                         modrm_ea += insn_fetch(s8, ctxt);
1318                         break;
1319                 case 2:
1320                         modrm_ea += insn_fetch(s32, ctxt);
1321                         break;
1322                 }
1323         }
1324         op->addr.mem.ea = modrm_ea;
1325         if (ctxt->ad_bytes != 8)
1326                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1327
1328 done:
1329         return rc;
1330 }
1331
1332 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1333                       struct operand *op)
1334 {
1335         int rc = X86EMUL_CONTINUE;
1336
1337         op->type = OP_MEM;
1338         switch (ctxt->ad_bytes) {
1339         case 2:
1340                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1341                 break;
1342         case 4:
1343                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1344                 break;
1345         case 8:
1346                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1347                 break;
1348         }
1349 done:
1350         return rc;
1351 }
1352
1353 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1354 {
1355         long sv = 0, mask;
1356
1357         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1358                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1359
1360                 if (ctxt->src.bytes == 2)
1361                         sv = (s16)ctxt->src.val & (s16)mask;
1362                 else if (ctxt->src.bytes == 4)
1363                         sv = (s32)ctxt->src.val & (s32)mask;
1364                 else
1365                         sv = (s64)ctxt->src.val & (s64)mask;
1366
1367                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1368                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1369         }
1370
1371         /* only subword offset */
1372         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1373 }
1374
1375 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1376                          unsigned long addr, void *dest, unsigned size)
1377 {
1378         int rc;
1379         struct read_cache *mc = &ctxt->mem_read;
1380
1381         if (mc->pos < mc->end)
1382                 goto read_cached;
1383
1384         WARN_ON((mc->end + size) >= sizeof(mc->data));
1385
1386         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1387                                       &ctxt->exception);
1388         if (rc != X86EMUL_CONTINUE)
1389                 return rc;
1390
1391         mc->end += size;
1392
1393 read_cached:
1394         memcpy(dest, mc->data + mc->pos, size);
1395         mc->pos += size;
1396         return X86EMUL_CONTINUE;
1397 }
1398
1399 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1400                           struct segmented_address addr,
1401                           void *data,
1402                           unsigned size)
1403 {
1404         int rc;
1405         ulong linear;
1406
1407         rc = linearize(ctxt, addr, size, false, &linear);
1408         if (rc != X86EMUL_CONTINUE)
1409                 return rc;
1410         return read_emulated(ctxt, linear, data, size);
1411 }
1412
1413 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1414                            struct segmented_address addr,
1415                            const void *data,
1416                            unsigned size)
1417 {
1418         int rc;
1419         ulong linear;
1420
1421         rc = linearize(ctxt, addr, size, true, &linear);
1422         if (rc != X86EMUL_CONTINUE)
1423                 return rc;
1424         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1425                                          &ctxt->exception);
1426 }
1427
1428 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1429                              struct segmented_address addr,
1430                              const void *orig_data, const void *data,
1431                              unsigned size)
1432 {
1433         int rc;
1434         ulong linear;
1435
1436         rc = linearize(ctxt, addr, size, true, &linear);
1437         if (rc != X86EMUL_CONTINUE)
1438                 return rc;
1439         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1440                                            size, &ctxt->exception);
1441 }
1442
1443 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1444                            unsigned int size, unsigned short port,
1445                            void *dest)
1446 {
1447         struct read_cache *rc = &ctxt->io_read;
1448
1449         if (rc->pos == rc->end) { /* refill pio read ahead */
1450                 unsigned int in_page, n;
1451                 unsigned int count = ctxt->rep_prefix ?
1452                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1453                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1454                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1455                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1456                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1457                 if (n == 0)
1458                         n = 1;
1459                 rc->pos = rc->end = 0;
1460                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1461                         return 0;
1462                 rc->end = n * size;
1463         }
1464
1465         if (ctxt->rep_prefix && (ctxt->d & String) &&
1466             !(ctxt->eflags & X86_EFLAGS_DF)) {
1467                 ctxt->dst.data = rc->data + rc->pos;
1468                 ctxt->dst.type = OP_MEM_STR;
1469                 ctxt->dst.count = (rc->end - rc->pos) / size;
1470                 rc->pos = rc->end;
1471         } else {
1472                 memcpy(dest, rc->data + rc->pos, size);
1473                 rc->pos += size;
1474         }
1475         return 1;
1476 }
1477
1478 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1479                                      u16 index, struct desc_struct *desc)
1480 {
1481         struct desc_ptr dt;
1482         ulong addr;
1483
1484         ctxt->ops->get_idt(ctxt, &dt);
1485
1486         if (dt.size < index * 8 + 7)
1487                 return emulate_gp(ctxt, index << 3 | 0x2);
1488
1489         addr = dt.address + index * 8;
1490         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1491                                    &ctxt->exception);
1492 }
1493
1494 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1495                                      u16 selector, struct desc_ptr *dt)
1496 {
1497         const struct x86_emulate_ops *ops = ctxt->ops;
1498         u32 base3 = 0;
1499
1500         if (selector & 1 << 2) {
1501                 struct desc_struct desc;
1502                 u16 sel;
1503
1504                 memset (dt, 0, sizeof *dt);
1505                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1506                                       VCPU_SREG_LDTR))
1507                         return;
1508
1509                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1510                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1511         } else
1512                 ops->get_gdt(ctxt, dt);
1513 }
1514
1515 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1516                               u16 selector, ulong *desc_addr_p)
1517 {
1518         struct desc_ptr dt;
1519         u16 index = selector >> 3;
1520         ulong addr;
1521
1522         get_descriptor_table_ptr(ctxt, selector, &dt);
1523
1524         if (dt.size < index * 8 + 7)
1525                 return emulate_gp(ctxt, selector & 0xfffc);
1526
1527         addr = dt.address + index * 8;
1528
1529 #ifdef CONFIG_X86_64
1530         if (addr >> 32 != 0) {
1531                 u64 efer = 0;
1532
1533                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1534                 if (!(efer & EFER_LMA))
1535                         addr &= (u32)-1;
1536         }
1537 #endif
1538
1539         *desc_addr_p = addr;
1540         return X86EMUL_CONTINUE;
1541 }
1542
1543 /* allowed just for 8 bytes segments */
1544 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1545                                    u16 selector, struct desc_struct *desc,
1546                                    ulong *desc_addr_p)
1547 {
1548         int rc;
1549
1550         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1551         if (rc != X86EMUL_CONTINUE)
1552                 return rc;
1553
1554         return ctxt->ops->read_std(ctxt, *desc_addr_p, desc, sizeof(*desc),
1555                                    &ctxt->exception);
1556 }
1557
1558 /* allowed just for 8 bytes segments */
1559 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1560                                     u16 selector, struct desc_struct *desc)
1561 {
1562         int rc;
1563         ulong addr;
1564
1565         rc = get_descriptor_ptr(ctxt, selector, &addr);
1566         if (rc != X86EMUL_CONTINUE)
1567                 return rc;
1568
1569         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1570                                     &ctxt->exception);
1571 }
1572
1573 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1574                                      u16 selector, int seg, u8 cpl,
1575                                      enum x86_transfer_type transfer,
1576                                      struct desc_struct *desc)
1577 {
1578         struct desc_struct seg_desc, old_desc;
1579         u8 dpl, rpl;
1580         unsigned err_vec = GP_VECTOR;
1581         u32 err_code = 0;
1582         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1583         ulong desc_addr;
1584         int ret;
1585         u16 dummy;
1586         u32 base3 = 0;
1587
1588         memset(&seg_desc, 0, sizeof seg_desc);
1589
1590         if (ctxt->mode == X86EMUL_MODE_REAL) {
1591                 /* set real mode segment descriptor (keep limit etc. for
1592                  * unreal mode) */
1593                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1594                 set_desc_base(&seg_desc, selector << 4);
1595                 goto load;
1596         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1597                 /* VM86 needs a clean new segment descriptor */
1598                 set_desc_base(&seg_desc, selector << 4);
1599                 set_desc_limit(&seg_desc, 0xffff);
1600                 seg_desc.type = 3;
1601                 seg_desc.p = 1;
1602                 seg_desc.s = 1;
1603                 seg_desc.dpl = 3;
1604                 goto load;
1605         }
1606
1607         rpl = selector & 3;
1608
1609         /* TR should be in GDT only */
1610         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1611                 goto exception;
1612
1613         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1614         if (null_selector) {
1615                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1616                         goto exception;
1617
1618                 if (seg == VCPU_SREG_SS) {
1619                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1620                                 goto exception;
1621
1622                         /*
1623                          * ctxt->ops->set_segment expects the CPL to be in
1624                          * SS.DPL, so fake an expand-up 32-bit data segment.
1625                          */
1626                         seg_desc.type = 3;
1627                         seg_desc.p = 1;
1628                         seg_desc.s = 1;
1629                         seg_desc.dpl = cpl;
1630                         seg_desc.d = 1;
1631                         seg_desc.g = 1;
1632                 }
1633
1634                 /* Skip all following checks */
1635                 goto load;
1636         }
1637
1638         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1639         if (ret != X86EMUL_CONTINUE)
1640                 return ret;
1641
1642         err_code = selector & 0xfffc;
1643         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1644                                                            GP_VECTOR;
1645
1646         /* can't load system descriptor into segment selector */
1647         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1648                 if (transfer == X86_TRANSFER_CALL_JMP)
1649                         return X86EMUL_UNHANDLEABLE;
1650                 goto exception;
1651         }
1652
1653         if (!seg_desc.p) {
1654                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1655                 goto exception;
1656         }
1657
1658         dpl = seg_desc.dpl;
1659
1660         switch (seg) {
1661         case VCPU_SREG_SS:
1662                 /*
1663                  * segment is not a writable data segment or segment
1664                  * selector's RPL != CPL or segment selector's RPL != CPL
1665                  */
1666                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1667                         goto exception;
1668                 break;
1669         case VCPU_SREG_CS:
1670                 if (!(seg_desc.type & 8))
1671                         goto exception;
1672
1673                 if (seg_desc.type & 4) {
1674                         /* conforming */
1675                         if (dpl > cpl)
1676                                 goto exception;
1677                 } else {
1678                         /* nonconforming */
1679                         if (rpl > cpl || dpl != cpl)
1680                                 goto exception;
1681                 }
1682                 /* in long-mode d/b must be clear if l is set */
1683                 if (seg_desc.d && seg_desc.l) {
1684                         u64 efer = 0;
1685
1686                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1687                         if (efer & EFER_LMA)
1688                                 goto exception;
1689                 }
1690
1691                 /* CS(RPL) <- CPL */
1692                 selector = (selector & 0xfffc) | cpl;
1693                 break;
1694         case VCPU_SREG_TR:
1695                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1696                         goto exception;
1697                 old_desc = seg_desc;
1698                 seg_desc.type |= 2; /* busy */
1699                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1700                                                   sizeof(seg_desc), &ctxt->exception);
1701                 if (ret != X86EMUL_CONTINUE)
1702                         return ret;
1703                 break;
1704         case VCPU_SREG_LDTR:
1705                 if (seg_desc.s || seg_desc.type != 2)
1706                         goto exception;
1707                 break;
1708         default: /*  DS, ES, FS, or GS */
1709                 /*
1710                  * segment is not a data or readable code segment or
1711                  * ((segment is a data or nonconforming code segment)
1712                  * and (both RPL and CPL > DPL))
1713                  */
1714                 if ((seg_desc.type & 0xa) == 0x8 ||
1715                     (((seg_desc.type & 0xc) != 0xc) &&
1716                      (rpl > dpl && cpl > dpl)))
1717                         goto exception;
1718                 break;
1719         }
1720
1721         if (seg_desc.s) {
1722                 /* mark segment as accessed */
1723                 if (!(seg_desc.type & 1)) {
1724                         seg_desc.type |= 1;
1725                         ret = write_segment_descriptor(ctxt, selector,
1726                                                        &seg_desc);
1727                         if (ret != X86EMUL_CONTINUE)
1728                                 return ret;
1729                 }
1730         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1731                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1732                                 sizeof(base3), &ctxt->exception);
1733                 if (ret != X86EMUL_CONTINUE)
1734                         return ret;
1735                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1736                                              ((u64)base3 << 32)))
1737                         return emulate_gp(ctxt, 0);
1738         }
1739 load:
1740         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1741         if (desc)
1742                 *desc = seg_desc;
1743         return X86EMUL_CONTINUE;
1744 exception:
1745         return emulate_exception(ctxt, err_vec, err_code, true);
1746 }
1747
1748 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1749                                    u16 selector, int seg)
1750 {
1751         u8 cpl = ctxt->ops->cpl(ctxt);
1752
1753         /*
1754          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1755          * they can load it at CPL<3 (Intel's manual says only LSS can,
1756          * but it's wrong).
1757          *
1758          * However, the Intel manual says that putting IST=1/DPL=3 in
1759          * an interrupt gate will result in SS=3 (the AMD manual instead
1760          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1761          * and only forbid it here.
1762          */
1763         if (seg == VCPU_SREG_SS && selector == 3 &&
1764             ctxt->mode == X86EMUL_MODE_PROT64)
1765                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1766
1767         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1768                                          X86_TRANSFER_NONE, NULL);
1769 }
1770
1771 static void write_register_operand(struct operand *op)
1772 {
1773         return assign_register(op->addr.reg, op->val, op->bytes);
1774 }
1775
1776 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1777 {
1778         switch (op->type) {
1779         case OP_REG:
1780                 write_register_operand(op);
1781                 break;
1782         case OP_MEM:
1783                 if (ctxt->lock_prefix)
1784                         return segmented_cmpxchg(ctxt,
1785                                                  op->addr.mem,
1786                                                  &op->orig_val,
1787                                                  &op->val,
1788                                                  op->bytes);
1789                 else
1790                         return segmented_write(ctxt,
1791                                                op->addr.mem,
1792                                                &op->val,
1793                                                op->bytes);
1794                 break;
1795         case OP_MEM_STR:
1796                 return segmented_write(ctxt,
1797                                        op->addr.mem,
1798                                        op->data,
1799                                        op->bytes * op->count);
1800                 break;
1801         case OP_XMM:
1802                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1803                 break;
1804         case OP_MM:
1805                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1806                 break;
1807         case OP_NONE:
1808                 /* no writeback */
1809                 break;
1810         default:
1811                 break;
1812         }
1813         return X86EMUL_CONTINUE;
1814 }
1815
1816 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1817 {
1818         struct segmented_address addr;
1819
1820         rsp_increment(ctxt, -bytes);
1821         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1822         addr.seg = VCPU_SREG_SS;
1823
1824         return segmented_write(ctxt, addr, data, bytes);
1825 }
1826
1827 static int em_push(struct x86_emulate_ctxt *ctxt)
1828 {
1829         /* Disable writeback. */
1830         ctxt->dst.type = OP_NONE;
1831         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1832 }
1833
1834 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1835                        void *dest, int len)
1836 {
1837         int rc;
1838         struct segmented_address addr;
1839
1840         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1841         addr.seg = VCPU_SREG_SS;
1842         rc = segmented_read(ctxt, addr, dest, len);
1843         if (rc != X86EMUL_CONTINUE)
1844                 return rc;
1845
1846         rsp_increment(ctxt, len);
1847         return rc;
1848 }
1849
1850 static int em_pop(struct x86_emulate_ctxt *ctxt)
1851 {
1852         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1853 }
1854
1855 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1856                         void *dest, int len)
1857 {
1858         int rc;
1859         unsigned long val, change_mask;
1860         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1861         int cpl = ctxt->ops->cpl(ctxt);
1862
1863         rc = emulate_pop(ctxt, &val, len);
1864         if (rc != X86EMUL_CONTINUE)
1865                 return rc;
1866
1867         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1868                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1869                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1870                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1871
1872         switch(ctxt->mode) {
1873         case X86EMUL_MODE_PROT64:
1874         case X86EMUL_MODE_PROT32:
1875         case X86EMUL_MODE_PROT16:
1876                 if (cpl == 0)
1877                         change_mask |= X86_EFLAGS_IOPL;
1878                 if (cpl <= iopl)
1879                         change_mask |= X86_EFLAGS_IF;
1880                 break;
1881         case X86EMUL_MODE_VM86:
1882                 if (iopl < 3)
1883                         return emulate_gp(ctxt, 0);
1884                 change_mask |= X86_EFLAGS_IF;
1885                 break;
1886         default: /* real mode */
1887                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1888                 break;
1889         }
1890
1891         *(unsigned long *)dest =
1892                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1893
1894         return rc;
1895 }
1896
1897 static int em_popf(struct x86_emulate_ctxt *ctxt)
1898 {
1899         ctxt->dst.type = OP_REG;
1900         ctxt->dst.addr.reg = &ctxt->eflags;
1901         ctxt->dst.bytes = ctxt->op_bytes;
1902         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1903 }
1904
1905 static int em_enter(struct x86_emulate_ctxt *ctxt)
1906 {
1907         int rc;
1908         unsigned frame_size = ctxt->src.val;
1909         unsigned nesting_level = ctxt->src2.val & 31;
1910         ulong rbp;
1911
1912         if (nesting_level)
1913                 return X86EMUL_UNHANDLEABLE;
1914
1915         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1916         rc = push(ctxt, &rbp, stack_size(ctxt));
1917         if (rc != X86EMUL_CONTINUE)
1918                 return rc;
1919         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1920                       stack_mask(ctxt));
1921         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1922                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1923                       stack_mask(ctxt));
1924         return X86EMUL_CONTINUE;
1925 }
1926
1927 static int em_leave(struct x86_emulate_ctxt *ctxt)
1928 {
1929         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1930                       stack_mask(ctxt));
1931         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1932 }
1933
1934 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1935 {
1936         int seg = ctxt->src2.val;
1937
1938         ctxt->src.val = get_segment_selector(ctxt, seg);
1939         if (ctxt->op_bytes == 4) {
1940                 rsp_increment(ctxt, -2);
1941                 ctxt->op_bytes = 2;
1942         }
1943
1944         return em_push(ctxt);
1945 }
1946
1947 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1948 {
1949         int seg = ctxt->src2.val;
1950         unsigned long selector;
1951         int rc;
1952
1953         rc = emulate_pop(ctxt, &selector, 2);
1954         if (rc != X86EMUL_CONTINUE)
1955                 return rc;
1956
1957         if (ctxt->modrm_reg == VCPU_SREG_SS)
1958                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1959         if (ctxt->op_bytes > 2)
1960                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1961
1962         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1963         return rc;
1964 }
1965
1966 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1967 {
1968         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1969         int rc = X86EMUL_CONTINUE;
1970         int reg = VCPU_REGS_RAX;
1971
1972         while (reg <= VCPU_REGS_RDI) {
1973                 (reg == VCPU_REGS_RSP) ?
1974                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1975
1976                 rc = em_push(ctxt);
1977                 if (rc != X86EMUL_CONTINUE)
1978                         return rc;
1979
1980                 ++reg;
1981         }
1982
1983         return rc;
1984 }
1985
1986 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1987 {
1988         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
1989         return em_push(ctxt);
1990 }
1991
1992 static int em_popa(struct x86_emulate_ctxt *ctxt)
1993 {
1994         int rc = X86EMUL_CONTINUE;
1995         int reg = VCPU_REGS_RDI;
1996         u32 val;
1997
1998         while (reg >= VCPU_REGS_RAX) {
1999                 if (reg == VCPU_REGS_RSP) {
2000                         rsp_increment(ctxt, ctxt->op_bytes);
2001                         --reg;
2002                 }
2003
2004                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
2005                 if (rc != X86EMUL_CONTINUE)
2006                         break;
2007                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
2008                 --reg;
2009         }
2010         return rc;
2011 }
2012
2013 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2014 {
2015         const struct x86_emulate_ops *ops = ctxt->ops;
2016         int rc;
2017         struct desc_ptr dt;
2018         gva_t cs_addr;
2019         gva_t eip_addr;
2020         u16 cs, eip;
2021
2022         /* TODO: Add limit checks */
2023         ctxt->src.val = ctxt->eflags;
2024         rc = em_push(ctxt);
2025         if (rc != X86EMUL_CONTINUE)
2026                 return rc;
2027
2028         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
2029
2030         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2031         rc = em_push(ctxt);
2032         if (rc != X86EMUL_CONTINUE)
2033                 return rc;
2034
2035         ctxt->src.val = ctxt->_eip;
2036         rc = em_push(ctxt);
2037         if (rc != X86EMUL_CONTINUE)
2038                 return rc;
2039
2040         ops->get_idt(ctxt, &dt);
2041
2042         eip_addr = dt.address + (irq << 2);
2043         cs_addr = dt.address + (irq << 2) + 2;
2044
2045         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
2046         if (rc != X86EMUL_CONTINUE)
2047                 return rc;
2048
2049         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
2050         if (rc != X86EMUL_CONTINUE)
2051                 return rc;
2052
2053         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2054         if (rc != X86EMUL_CONTINUE)
2055                 return rc;
2056
2057         ctxt->_eip = eip;
2058
2059         return rc;
2060 }
2061
2062 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2063 {
2064         int rc;
2065
2066         invalidate_registers(ctxt);
2067         rc = __emulate_int_real(ctxt, irq);
2068         if (rc == X86EMUL_CONTINUE)
2069                 writeback_registers(ctxt);
2070         return rc;
2071 }
2072
2073 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2074 {
2075         switch(ctxt->mode) {
2076         case X86EMUL_MODE_REAL:
2077                 return __emulate_int_real(ctxt, irq);
2078         case X86EMUL_MODE_VM86:
2079         case X86EMUL_MODE_PROT16:
2080         case X86EMUL_MODE_PROT32:
2081         case X86EMUL_MODE_PROT64:
2082         default:
2083                 /* Protected mode interrupts unimplemented yet */
2084                 return X86EMUL_UNHANDLEABLE;
2085         }
2086 }
2087
2088 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2089 {
2090         int rc = X86EMUL_CONTINUE;
2091         unsigned long temp_eip = 0;
2092         unsigned long temp_eflags = 0;
2093         unsigned long cs = 0;
2094         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2095                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2096                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2097                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2098                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2099                              X86_EFLAGS_FIXED;
2100         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2101                                   X86_EFLAGS_VIP;
2102
2103         /* TODO: Add stack limit check */
2104
2105         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2106
2107         if (rc != X86EMUL_CONTINUE)
2108                 return rc;
2109
2110         if (temp_eip & ~0xffff)
2111                 return emulate_gp(ctxt, 0);
2112
2113         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2114
2115         if (rc != X86EMUL_CONTINUE)
2116                 return rc;
2117
2118         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2119
2120         if (rc != X86EMUL_CONTINUE)
2121                 return rc;
2122
2123         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2124
2125         if (rc != X86EMUL_CONTINUE)
2126                 return rc;
2127
2128         ctxt->_eip = temp_eip;
2129
2130         if (ctxt->op_bytes == 4)
2131                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2132         else if (ctxt->op_bytes == 2) {
2133                 ctxt->eflags &= ~0xffff;
2134                 ctxt->eflags |= temp_eflags;
2135         }
2136
2137         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2138         ctxt->eflags |= X86_EFLAGS_FIXED;
2139         ctxt->ops->set_nmi_mask(ctxt, false);
2140
2141         return rc;
2142 }
2143
2144 static int em_iret(struct x86_emulate_ctxt *ctxt)
2145 {
2146         switch(ctxt->mode) {
2147         case X86EMUL_MODE_REAL:
2148                 return emulate_iret_real(ctxt);
2149         case X86EMUL_MODE_VM86:
2150         case X86EMUL_MODE_PROT16:
2151         case X86EMUL_MODE_PROT32:
2152         case X86EMUL_MODE_PROT64:
2153         default:
2154                 /* iret from protected mode unimplemented yet */
2155                 return X86EMUL_UNHANDLEABLE;
2156         }
2157 }
2158
2159 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2160 {
2161         int rc;
2162         unsigned short sel;
2163         struct desc_struct new_desc;
2164         u8 cpl = ctxt->ops->cpl(ctxt);
2165
2166         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2167
2168         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2169                                        X86_TRANSFER_CALL_JMP,
2170                                        &new_desc);
2171         if (rc != X86EMUL_CONTINUE)
2172                 return rc;
2173
2174         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2175         /* Error handling is not implemented. */
2176         if (rc != X86EMUL_CONTINUE)
2177                 return X86EMUL_UNHANDLEABLE;
2178
2179         return rc;
2180 }
2181
2182 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2183 {
2184         return assign_eip_near(ctxt, ctxt->src.val);
2185 }
2186
2187 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2188 {
2189         int rc;
2190         long int old_eip;
2191
2192         old_eip = ctxt->_eip;
2193         rc = assign_eip_near(ctxt, ctxt->src.val);
2194         if (rc != X86EMUL_CONTINUE)
2195                 return rc;
2196         ctxt->src.val = old_eip;
2197         rc = em_push(ctxt);
2198         return rc;
2199 }
2200
2201 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2202 {
2203         u64 old = ctxt->dst.orig_val64;
2204
2205         if (ctxt->dst.bytes == 16)
2206                 return X86EMUL_UNHANDLEABLE;
2207
2208         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2209             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2210                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2211                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2212                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2213         } else {
2214                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2215                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2216
2217                 ctxt->eflags |= X86_EFLAGS_ZF;
2218         }
2219         return X86EMUL_CONTINUE;
2220 }
2221
2222 static int em_ret(struct x86_emulate_ctxt *ctxt)
2223 {
2224         int rc;
2225         unsigned long eip;
2226
2227         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2228         if (rc != X86EMUL_CONTINUE)
2229                 return rc;
2230
2231         return assign_eip_near(ctxt, eip);
2232 }
2233
2234 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2235 {
2236         int rc;
2237         unsigned long eip, cs;
2238         int cpl = ctxt->ops->cpl(ctxt);
2239         struct desc_struct new_desc;
2240
2241         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2242         if (rc != X86EMUL_CONTINUE)
2243                 return rc;
2244         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2245         if (rc != X86EMUL_CONTINUE)
2246                 return rc;
2247         /* Outer-privilege level return is not implemented */
2248         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2249                 return X86EMUL_UNHANDLEABLE;
2250         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2251                                        X86_TRANSFER_RET,
2252                                        &new_desc);
2253         if (rc != X86EMUL_CONTINUE)
2254                 return rc;
2255         rc = assign_eip_far(ctxt, eip, &new_desc);
2256         /* Error handling is not implemented. */
2257         if (rc != X86EMUL_CONTINUE)
2258                 return X86EMUL_UNHANDLEABLE;
2259
2260         return rc;
2261 }
2262
2263 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2264 {
2265         int rc;
2266
2267         rc = em_ret_far(ctxt);
2268         if (rc != X86EMUL_CONTINUE)
2269                 return rc;
2270         rsp_increment(ctxt, ctxt->src.val);
2271         return X86EMUL_CONTINUE;
2272 }
2273
2274 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2275 {
2276         /* Save real source value, then compare EAX against destination. */
2277         ctxt->dst.orig_val = ctxt->dst.val;
2278         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2279         ctxt->src.orig_val = ctxt->src.val;
2280         ctxt->src.val = ctxt->dst.orig_val;
2281         fastop(ctxt, em_cmp);
2282
2283         if (ctxt->eflags & X86_EFLAGS_ZF) {
2284                 /* Success: write back to memory; no update of EAX */
2285                 ctxt->src.type = OP_NONE;
2286                 ctxt->dst.val = ctxt->src.orig_val;
2287         } else {
2288                 /* Failure: write the value we saw to EAX. */
2289                 ctxt->src.type = OP_REG;
2290                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2291                 ctxt->src.val = ctxt->dst.orig_val;
2292                 /* Create write-cycle to dest by writing the same value */
2293                 ctxt->dst.val = ctxt->dst.orig_val;
2294         }
2295         return X86EMUL_CONTINUE;
2296 }
2297
2298 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2299 {
2300         int seg = ctxt->src2.val;
2301         unsigned short sel;
2302         int rc;
2303
2304         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2305
2306         rc = load_segment_descriptor(ctxt, sel, seg);
2307         if (rc != X86EMUL_CONTINUE)
2308                 return rc;
2309
2310         ctxt->dst.val = ctxt->src.val;
2311         return rc;
2312 }
2313
2314 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2315 {
2316         u32 eax, ebx, ecx, edx;
2317
2318         eax = 0x80000001;
2319         ecx = 0;
2320         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2321         return edx & bit(X86_FEATURE_LM);
2322 }
2323
2324 #define GET_SMSTATE(type, smbase, offset)                                 \
2325         ({                                                                \
2326          type __val;                                                      \
2327          int r = ctxt->ops->read_phys(ctxt, smbase + offset, &__val,      \
2328                                       sizeof(__val));                     \
2329          if (r != X86EMUL_CONTINUE)                                       \
2330                  return X86EMUL_UNHANDLEABLE;                             \
2331          __val;                                                           \
2332         })
2333
2334 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2335 {
2336         desc->g    = (flags >> 23) & 1;
2337         desc->d    = (flags >> 22) & 1;
2338         desc->l    = (flags >> 21) & 1;
2339         desc->avl  = (flags >> 20) & 1;
2340         desc->p    = (flags >> 15) & 1;
2341         desc->dpl  = (flags >> 13) & 3;
2342         desc->s    = (flags >> 12) & 1;
2343         desc->type = (flags >>  8) & 15;
2344 }
2345
2346 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2347 {
2348         struct desc_struct desc;
2349         int offset;
2350         u16 selector;
2351
2352         selector = GET_SMSTATE(u32, smbase, 0x7fa8 + n * 4);
2353
2354         if (n < 3)
2355                 offset = 0x7f84 + n * 12;
2356         else
2357                 offset = 0x7f2c + (n - 3) * 12;
2358
2359         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2360         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2361         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smbase, offset));
2362         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2363         return X86EMUL_CONTINUE;
2364 }
2365
2366 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2367 {
2368         struct desc_struct desc;
2369         int offset;
2370         u16 selector;
2371         u32 base3;
2372
2373         offset = 0x7e00 + n * 16;
2374
2375         selector =                GET_SMSTATE(u16, smbase, offset);
2376         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smbase, offset + 2) << 8);
2377         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2378         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2379         base3 =                   GET_SMSTATE(u32, smbase, offset + 12);
2380
2381         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2382         return X86EMUL_CONTINUE;
2383 }
2384
2385 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2386                                      u64 cr0, u64 cr4)
2387 {
2388         int bad;
2389
2390         /*
2391          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2392          * Then enable protected mode.  However, PCID cannot be enabled
2393          * if EFER.LMA=0, so set it separately.
2394          */
2395         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2396         if (bad)
2397                 return X86EMUL_UNHANDLEABLE;
2398
2399         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2400         if (bad)
2401                 return X86EMUL_UNHANDLEABLE;
2402
2403         if (cr4 & X86_CR4_PCIDE) {
2404                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2405                 if (bad)
2406                         return X86EMUL_UNHANDLEABLE;
2407         }
2408
2409         return X86EMUL_CONTINUE;
2410 }
2411
2412 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt, u64 smbase)
2413 {
2414         struct desc_struct desc;
2415         struct desc_ptr dt;
2416         u16 selector;
2417         u32 val, cr0, cr4;
2418         int i;
2419
2420         cr0 =                      GET_SMSTATE(u32, smbase, 0x7ffc);
2421         ctxt->ops->set_cr(ctxt, 3, GET_SMSTATE(u32, smbase, 0x7ff8));
2422         ctxt->eflags =             GET_SMSTATE(u32, smbase, 0x7ff4) | X86_EFLAGS_FIXED;
2423         ctxt->_eip =               GET_SMSTATE(u32, smbase, 0x7ff0);
2424
2425         for (i = 0; i < 8; i++)
2426                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smbase, 0x7fd0 + i * 4);
2427
2428         val = GET_SMSTATE(u32, smbase, 0x7fcc);
2429         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2430         val = GET_SMSTATE(u32, smbase, 0x7fc8);
2431         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2432
2433         selector =                 GET_SMSTATE(u32, smbase, 0x7fc4);
2434         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f64));
2435         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f60));
2436         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f5c));
2437         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2438
2439         selector =                 GET_SMSTATE(u32, smbase, 0x7fc0);
2440         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f80));
2441         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f7c));
2442         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f78));
2443         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2444
2445         dt.address =               GET_SMSTATE(u32, smbase, 0x7f74);
2446         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f70);
2447         ctxt->ops->set_gdt(ctxt, &dt);
2448
2449         dt.address =               GET_SMSTATE(u32, smbase, 0x7f58);
2450         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f54);
2451         ctxt->ops->set_idt(ctxt, &dt);
2452
2453         for (i = 0; i < 6; i++) {
2454                 int r = rsm_load_seg_32(ctxt, smbase, i);
2455                 if (r != X86EMUL_CONTINUE)
2456                         return r;
2457         }
2458
2459         cr4 = GET_SMSTATE(u32, smbase, 0x7f14);
2460
2461         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7ef8));
2462
2463         return rsm_enter_protected_mode(ctxt, cr0, cr4);
2464 }
2465
2466 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt, u64 smbase)
2467 {
2468         struct desc_struct desc;
2469         struct desc_ptr dt;
2470         u64 val, cr0, cr4;
2471         u32 base3;
2472         u16 selector;
2473         int i, r;
2474
2475         for (i = 0; i < 16; i++)
2476                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smbase, 0x7ff8 - i * 8);
2477
2478         ctxt->_eip   = GET_SMSTATE(u64, smbase, 0x7f78);
2479         ctxt->eflags = GET_SMSTATE(u32, smbase, 0x7f70) | X86_EFLAGS_FIXED;
2480
2481         val = GET_SMSTATE(u32, smbase, 0x7f68);
2482         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2483         val = GET_SMSTATE(u32, smbase, 0x7f60);
2484         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2485
2486         cr0 =                       GET_SMSTATE(u64, smbase, 0x7f58);
2487         ctxt->ops->set_cr(ctxt, 3,  GET_SMSTATE(u64, smbase, 0x7f50));
2488         cr4 =                       GET_SMSTATE(u64, smbase, 0x7f48);
2489         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7f00));
2490         val =                       GET_SMSTATE(u64, smbase, 0x7ed0);
2491         ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA);
2492
2493         selector =                  GET_SMSTATE(u32, smbase, 0x7e90);
2494         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e92) << 8);
2495         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e94));
2496         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e98));
2497         base3 =                     GET_SMSTATE(u32, smbase, 0x7e9c);
2498         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2499
2500         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e84);
2501         dt.address =                GET_SMSTATE(u64, smbase, 0x7e88);
2502         ctxt->ops->set_idt(ctxt, &dt);
2503
2504         selector =                  GET_SMSTATE(u32, smbase, 0x7e70);
2505         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e72) << 8);
2506         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e74));
2507         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e78));
2508         base3 =                     GET_SMSTATE(u32, smbase, 0x7e7c);
2509         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2510
2511         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e64);
2512         dt.address =                GET_SMSTATE(u64, smbase, 0x7e68);
2513         ctxt->ops->set_gdt(ctxt, &dt);
2514
2515         r = rsm_enter_protected_mode(ctxt, cr0, cr4);
2516         if (r != X86EMUL_CONTINUE)
2517                 return r;
2518
2519         for (i = 0; i < 6; i++) {
2520                 r = rsm_load_seg_64(ctxt, smbase, i);
2521                 if (r != X86EMUL_CONTINUE)
2522                         return r;
2523         }
2524
2525         return X86EMUL_CONTINUE;
2526 }
2527
2528 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2529 {
2530         unsigned long cr0, cr4, efer;
2531         u64 smbase;
2532         int ret;
2533
2534         if ((ctxt->emul_flags & X86EMUL_SMM_MASK) == 0)
2535                 return emulate_ud(ctxt);
2536
2537         /*
2538          * Get back to real mode, to prepare a safe state in which to load
2539          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2540          * supports long mode.
2541          */
2542         cr4 = ctxt->ops->get_cr(ctxt, 4);
2543         if (emulator_has_longmode(ctxt)) {
2544                 struct desc_struct cs_desc;
2545
2546                 /* Zero CR4.PCIDE before CR0.PG.  */
2547                 if (cr4 & X86_CR4_PCIDE) {
2548                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2549                         cr4 &= ~X86_CR4_PCIDE;
2550                 }
2551
2552                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2553                 memset(&cs_desc, 0, sizeof(cs_desc));
2554                 cs_desc.type = 0xb;
2555                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2556                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2557         }
2558
2559         /* For the 64-bit case, this will clear EFER.LMA.  */
2560         cr0 = ctxt->ops->get_cr(ctxt, 0);
2561         if (cr0 & X86_CR0_PE)
2562                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2563
2564         /* Now clear CR4.PAE (which must be done before clearing EFER.LME).  */
2565         if (cr4 & X86_CR4_PAE)
2566                 ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2567
2568         /* And finally go back to 32-bit mode.  */
2569         efer = 0;
2570         ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2571
2572         smbase = ctxt->ops->get_smbase(ctxt);
2573         if (emulator_has_longmode(ctxt))
2574                 ret = rsm_load_state_64(ctxt, smbase + 0x8000);
2575         else
2576                 ret = rsm_load_state_32(ctxt, smbase + 0x8000);
2577
2578         if (ret != X86EMUL_CONTINUE) {
2579                 /* FIXME: should triple fault */
2580                 return X86EMUL_UNHANDLEABLE;
2581         }
2582
2583         if ((ctxt->emul_flags & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2584                 ctxt->ops->set_nmi_mask(ctxt, false);
2585
2586         ctxt->emul_flags &= ~X86EMUL_SMM_INSIDE_NMI_MASK;
2587         ctxt->emul_flags &= ~X86EMUL_SMM_MASK;
2588         return X86EMUL_CONTINUE;
2589 }
2590
2591 static void
2592 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2593                         struct desc_struct *cs, struct desc_struct *ss)
2594 {
2595         cs->l = 0;              /* will be adjusted later */
2596         set_desc_base(cs, 0);   /* flat segment */
2597         cs->g = 1;              /* 4kb granularity */
2598         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2599         cs->type = 0x0b;        /* Read, Execute, Accessed */
2600         cs->s = 1;
2601         cs->dpl = 0;            /* will be adjusted later */
2602         cs->p = 1;
2603         cs->d = 1;
2604         cs->avl = 0;
2605
2606         set_desc_base(ss, 0);   /* flat segment */
2607         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2608         ss->g = 1;              /* 4kb granularity */
2609         ss->s = 1;
2610         ss->type = 0x03;        /* Read/Write, Accessed */
2611         ss->d = 1;              /* 32bit stack segment */
2612         ss->dpl = 0;
2613         ss->p = 1;
2614         ss->l = 0;
2615         ss->avl = 0;
2616 }
2617
2618 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2619 {
2620         u32 eax, ebx, ecx, edx;
2621
2622         eax = ecx = 0;
2623         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2624         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2625                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2626                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2627 }
2628
2629 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2630 {
2631         const struct x86_emulate_ops *ops = ctxt->ops;
2632         u32 eax, ebx, ecx, edx;
2633
2634         /*
2635          * syscall should always be enabled in longmode - so only become
2636          * vendor specific (cpuid) if other modes are active...
2637          */
2638         if (ctxt->mode == X86EMUL_MODE_PROT64)
2639                 return true;
2640
2641         eax = 0x00000000;
2642         ecx = 0x00000000;
2643         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2644         /*
2645          * Intel ("GenuineIntel")
2646          * remark: Intel CPUs only support "syscall" in 64bit
2647          * longmode. Also an 64bit guest with a
2648          * 32bit compat-app running will #UD !! While this
2649          * behaviour can be fixed (by emulating) into AMD
2650          * response - CPUs of AMD can't behave like Intel.
2651          */
2652         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2653             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2654             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2655                 return false;
2656
2657         /* AMD ("AuthenticAMD") */
2658         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2659             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2660             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2661                 return true;
2662
2663         /* AMD ("AMDisbetter!") */
2664         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2665             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2666             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2667                 return true;
2668
2669         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2670         return false;
2671 }
2672
2673 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2674 {
2675         const struct x86_emulate_ops *ops = ctxt->ops;
2676         struct desc_struct cs, ss;
2677         u64 msr_data;
2678         u16 cs_sel, ss_sel;
2679         u64 efer = 0;
2680
2681         /* syscall is not available in real mode */
2682         if (ctxt->mode == X86EMUL_MODE_REAL ||
2683             ctxt->mode == X86EMUL_MODE_VM86)
2684                 return emulate_ud(ctxt);
2685
2686         if (!(em_syscall_is_enabled(ctxt)))
2687                 return emulate_ud(ctxt);
2688
2689         ops->get_msr(ctxt, MSR_EFER, &efer);
2690         setup_syscalls_segments(ctxt, &cs, &ss);
2691
2692         if (!(efer & EFER_SCE))
2693                 return emulate_ud(ctxt);
2694
2695         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2696         msr_data >>= 32;
2697         cs_sel = (u16)(msr_data & 0xfffc);
2698         ss_sel = (u16)(msr_data + 8);
2699
2700         if (efer & EFER_LMA) {
2701                 cs.d = 0;
2702                 cs.l = 1;
2703         }
2704         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2705         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2706
2707         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2708         if (efer & EFER_LMA) {
2709 #ifdef CONFIG_X86_64
2710                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2711
2712                 ops->get_msr(ctxt,
2713                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2714                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2715                 ctxt->_eip = msr_data;
2716
2717                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2718                 ctxt->eflags &= ~msr_data;
2719                 ctxt->eflags |= X86_EFLAGS_FIXED;
2720 #endif
2721         } else {
2722                 /* legacy mode */
2723                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2724                 ctxt->_eip = (u32)msr_data;
2725
2726                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2727         }
2728
2729         return X86EMUL_CONTINUE;
2730 }
2731
2732 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2733 {
2734         const struct x86_emulate_ops *ops = ctxt->ops;
2735         struct desc_struct cs, ss;
2736         u64 msr_data;
2737         u16 cs_sel, ss_sel;
2738         u64 efer = 0;
2739
2740         ops->get_msr(ctxt, MSR_EFER, &efer);
2741         /* inject #GP if in real mode */
2742         if (ctxt->mode == X86EMUL_MODE_REAL)
2743                 return emulate_gp(ctxt, 0);
2744
2745         /*
2746          * Not recognized on AMD in compat mode (but is recognized in legacy
2747          * mode).
2748          */
2749         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2750             && !vendor_intel(ctxt))
2751                 return emulate_ud(ctxt);
2752
2753         /* sysenter/sysexit have not been tested in 64bit mode. */
2754         if (ctxt->mode == X86EMUL_MODE_PROT64)
2755                 return X86EMUL_UNHANDLEABLE;
2756
2757         setup_syscalls_segments(ctxt, &cs, &ss);
2758
2759         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2760         if ((msr_data & 0xfffc) == 0x0)
2761                 return emulate_gp(ctxt, 0);
2762
2763         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2764         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2765         ss_sel = cs_sel + 8;
2766         if (efer & EFER_LMA) {
2767                 cs.d = 0;
2768                 cs.l = 1;
2769         }
2770
2771         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2772         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2773
2774         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2775         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2776
2777         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2778         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2779                                                               (u32)msr_data;
2780
2781         return X86EMUL_CONTINUE;
2782 }
2783
2784 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2785 {
2786         const struct x86_emulate_ops *ops = ctxt->ops;
2787         struct desc_struct cs, ss;
2788         u64 msr_data, rcx, rdx;
2789         int usermode;
2790         u16 cs_sel = 0, ss_sel = 0;
2791
2792         /* inject #GP if in real mode or Virtual 8086 mode */
2793         if (ctxt->mode == X86EMUL_MODE_REAL ||
2794             ctxt->mode == X86EMUL_MODE_VM86)
2795                 return emulate_gp(ctxt, 0);
2796
2797         setup_syscalls_segments(ctxt, &cs, &ss);
2798
2799         if ((ctxt->rex_prefix & 0x8) != 0x0)
2800                 usermode = X86EMUL_MODE_PROT64;
2801         else
2802                 usermode = X86EMUL_MODE_PROT32;
2803
2804         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2805         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2806
2807         cs.dpl = 3;
2808         ss.dpl = 3;
2809         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2810         switch (usermode) {
2811         case X86EMUL_MODE_PROT32:
2812                 cs_sel = (u16)(msr_data + 16);
2813                 if ((msr_data & 0xfffc) == 0x0)
2814                         return emulate_gp(ctxt, 0);
2815                 ss_sel = (u16)(msr_data + 24);
2816                 rcx = (u32)rcx;
2817                 rdx = (u32)rdx;
2818                 break;
2819         case X86EMUL_MODE_PROT64:
2820                 cs_sel = (u16)(msr_data + 32);
2821                 if (msr_data == 0x0)
2822                         return emulate_gp(ctxt, 0);
2823                 ss_sel = cs_sel + 8;
2824                 cs.d = 0;
2825                 cs.l = 1;
2826                 if (is_noncanonical_address(rcx) ||
2827                     is_noncanonical_address(rdx))
2828                         return emulate_gp(ctxt, 0);
2829                 break;
2830         }
2831         cs_sel |= SEGMENT_RPL_MASK;
2832         ss_sel |= SEGMENT_RPL_MASK;
2833
2834         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2835         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2836
2837         ctxt->_eip = rdx;
2838         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2839
2840         return X86EMUL_CONTINUE;
2841 }
2842
2843 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2844 {
2845         int iopl;
2846         if (ctxt->mode == X86EMUL_MODE_REAL)
2847                 return false;
2848         if (ctxt->mode == X86EMUL_MODE_VM86)
2849                 return true;
2850         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2851         return ctxt->ops->cpl(ctxt) > iopl;
2852 }
2853
2854 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2855                                             u16 port, u16 len)
2856 {
2857         const struct x86_emulate_ops *ops = ctxt->ops;
2858         struct desc_struct tr_seg;
2859         u32 base3;
2860         int r;
2861         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2862         unsigned mask = (1 << len) - 1;
2863         unsigned long base;
2864
2865         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2866         if (!tr_seg.p)
2867                 return false;
2868         if (desc_limit_scaled(&tr_seg) < 103)
2869                 return false;
2870         base = get_desc_base(&tr_seg);
2871 #ifdef CONFIG_X86_64
2872         base |= ((u64)base3) << 32;
2873 #endif
2874         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2875         if (r != X86EMUL_CONTINUE)
2876                 return false;
2877         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2878                 return false;
2879         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2880         if (r != X86EMUL_CONTINUE)
2881                 return false;
2882         if ((perm >> bit_idx) & mask)
2883                 return false;
2884         return true;
2885 }
2886
2887 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2888                                  u16 port, u16 len)
2889 {
2890         if (ctxt->perm_ok)
2891                 return true;
2892
2893         if (emulator_bad_iopl(ctxt))
2894                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2895                         return false;
2896
2897         ctxt->perm_ok = true;
2898
2899         return true;
2900 }
2901
2902 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
2903 {
2904         /*
2905          * Intel CPUs mask the counter and pointers in quite strange
2906          * manner when ECX is zero due to REP-string optimizations.
2907          */
2908 #ifdef CONFIG_X86_64
2909         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
2910                 return;
2911
2912         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
2913
2914         switch (ctxt->b) {
2915         case 0xa4:      /* movsb */
2916         case 0xa5:      /* movsd/w */
2917                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
2918                 /* fall through */
2919         case 0xaa:      /* stosb */
2920         case 0xab:      /* stosd/w */
2921                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
2922         }
2923 #endif
2924 }
2925
2926 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2927                                 struct tss_segment_16 *tss)
2928 {
2929         tss->ip = ctxt->_eip;
2930         tss->flag = ctxt->eflags;
2931         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2932         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2933         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2934         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2935         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2936         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2937         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2938         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2939
2940         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2941         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2942         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2943         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2944         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2945 }
2946
2947 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2948                                  struct tss_segment_16 *tss)
2949 {
2950         int ret;
2951         u8 cpl;
2952
2953         ctxt->_eip = tss->ip;
2954         ctxt->eflags = tss->flag | 2;
2955         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2956         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2957         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2958         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2959         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2960         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2961         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2962         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2963
2964         /*
2965          * SDM says that segment selectors are loaded before segment
2966          * descriptors
2967          */
2968         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2969         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2970         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2971         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2972         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2973
2974         cpl = tss->cs & 3;
2975
2976         /*
2977          * Now load segment descriptors. If fault happens at this stage
2978          * it is handled in a context of new task
2979          */
2980         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2981                                         X86_TRANSFER_TASK_SWITCH, NULL);
2982         if (ret != X86EMUL_CONTINUE)
2983                 return ret;
2984         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2985                                         X86_TRANSFER_TASK_SWITCH, NULL);
2986         if (ret != X86EMUL_CONTINUE)
2987                 return ret;
2988         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2989                                         X86_TRANSFER_TASK_SWITCH, NULL);
2990         if (ret != X86EMUL_CONTINUE)
2991                 return ret;
2992         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2993                                         X86_TRANSFER_TASK_SWITCH, NULL);
2994         if (ret != X86EMUL_CONTINUE)
2995                 return ret;
2996         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2997                                         X86_TRANSFER_TASK_SWITCH, NULL);
2998         if (ret != X86EMUL_CONTINUE)
2999                 return ret;
3000
3001         return X86EMUL_CONTINUE;
3002 }
3003
3004 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
3005                           u16 tss_selector, u16 old_tss_sel,
3006                           ulong old_tss_base, struct desc_struct *new_desc)
3007 {
3008         const struct x86_emulate_ops *ops = ctxt->ops;
3009         struct tss_segment_16 tss_seg;
3010         int ret;
3011         u32 new_tss_base = get_desc_base(new_desc);
3012
3013         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
3014                             &ctxt->exception);
3015         if (ret != X86EMUL_CONTINUE)
3016                 return ret;
3017
3018         save_state_to_tss16(ctxt, &tss_seg);
3019
3020         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
3021                              &ctxt->exception);
3022         if (ret != X86EMUL_CONTINUE)
3023                 return ret;
3024
3025         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
3026                             &ctxt->exception);
3027         if (ret != X86EMUL_CONTINUE)
3028                 return ret;
3029
3030         if (old_tss_sel != 0xffff) {
3031                 tss_seg.prev_task_link = old_tss_sel;
3032
3033                 ret = ops->write_std(ctxt, new_tss_base,
3034                                      &tss_seg.prev_task_link,
3035                                      sizeof tss_seg.prev_task_link,
3036                                      &ctxt->exception);
3037                 if (ret != X86EMUL_CONTINUE)
3038                         return ret;
3039         }
3040
3041         return load_state_from_tss16(ctxt, &tss_seg);
3042 }
3043
3044 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3045                                 struct tss_segment_32 *tss)
3046 {
3047         /* CR3 and ldt selector are not saved intentionally */
3048         tss->eip = ctxt->_eip;
3049         tss->eflags = ctxt->eflags;
3050         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3051         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3052         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3053         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3054         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3055         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3056         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3057         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3058
3059         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3060         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3061         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3062         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3063         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3064         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3065 }
3066
3067 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3068                                  struct tss_segment_32 *tss)
3069 {
3070         int ret;
3071         u8 cpl;
3072
3073         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3074                 return emulate_gp(ctxt, 0);
3075         ctxt->_eip = tss->eip;
3076         ctxt->eflags = tss->eflags | 2;
3077
3078         /* General purpose registers */
3079         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3080         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3081         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3082         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3083         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3084         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3085         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3086         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3087
3088         /*
3089          * SDM says that segment selectors are loaded before segment
3090          * descriptors.  This is important because CPL checks will
3091          * use CS.RPL.
3092          */
3093         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3094         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3095         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3096         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3097         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3098         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3099         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3100
3101         /*
3102          * If we're switching between Protected Mode and VM86, we need to make
3103          * sure to update the mode before loading the segment descriptors so
3104          * that the selectors are interpreted correctly.
3105          */
3106         if (ctxt->eflags & X86_EFLAGS_VM) {
3107                 ctxt->mode = X86EMUL_MODE_VM86;
3108                 cpl = 3;
3109         } else {
3110                 ctxt->mode = X86EMUL_MODE_PROT32;
3111                 cpl = tss->cs & 3;
3112         }
3113
3114         /*
3115          * Now load segment descriptors. If fault happenes at this stage
3116          * it is handled in a context of new task
3117          */
3118         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3119                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3120         if (ret != X86EMUL_CONTINUE)
3121                 return ret;
3122         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3123                                         X86_TRANSFER_TASK_SWITCH, NULL);
3124         if (ret != X86EMUL_CONTINUE)
3125                 return ret;
3126         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3127                                         X86_TRANSFER_TASK_SWITCH, NULL);
3128         if (ret != X86EMUL_CONTINUE)
3129                 return ret;
3130         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3131                                         X86_TRANSFER_TASK_SWITCH, NULL);
3132         if (ret != X86EMUL_CONTINUE)
3133                 return ret;
3134         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3135                                         X86_TRANSFER_TASK_SWITCH, NULL);
3136         if (ret != X86EMUL_CONTINUE)
3137                 return ret;
3138         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3139                                         X86_TRANSFER_TASK_SWITCH, NULL);
3140         if (ret != X86EMUL_CONTINUE)
3141                 return ret;
3142         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3143                                         X86_TRANSFER_TASK_SWITCH, NULL);
3144
3145         return ret;
3146 }
3147
3148 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
3149                           u16 tss_selector, u16 old_tss_sel,
3150                           ulong old_tss_base, struct desc_struct *new_desc)
3151 {
3152         const struct x86_emulate_ops *ops = ctxt->ops;
3153         struct tss_segment_32 tss_seg;
3154         int ret;
3155         u32 new_tss_base = get_desc_base(new_desc);
3156         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3157         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3158
3159         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
3160                             &ctxt->exception);
3161         if (ret != X86EMUL_CONTINUE)
3162                 return ret;
3163
3164         save_state_to_tss32(ctxt, &tss_seg);
3165
3166         /* Only GP registers and segment selectors are saved */
3167         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3168                              ldt_sel_offset - eip_offset, &ctxt->exception);
3169         if (ret != X86EMUL_CONTINUE)
3170                 return ret;
3171
3172         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
3173                             &ctxt->exception);
3174         if (ret != X86EMUL_CONTINUE)
3175                 return ret;
3176
3177         if (old_tss_sel != 0xffff) {
3178                 tss_seg.prev_task_link = old_tss_sel;
3179
3180                 ret = ops->write_std(ctxt, new_tss_base,
3181                                      &tss_seg.prev_task_link,
3182                                      sizeof tss_seg.prev_task_link,
3183                                      &ctxt->exception);
3184                 if (ret != X86EMUL_CONTINUE)
3185                         return ret;
3186         }
3187
3188         return load_state_from_tss32(ctxt, &tss_seg);
3189 }
3190
3191 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3192                                    u16 tss_selector, int idt_index, int reason,
3193                                    bool has_error_code, u32 error_code)
3194 {
3195         const struct x86_emulate_ops *ops = ctxt->ops;
3196         struct desc_struct curr_tss_desc, next_tss_desc;
3197         int ret;
3198         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3199         ulong old_tss_base =
3200                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3201         u32 desc_limit;
3202         ulong desc_addr, dr7;
3203
3204         /* FIXME: old_tss_base == ~0 ? */
3205
3206         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3207         if (ret != X86EMUL_CONTINUE)
3208                 return ret;
3209         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3210         if (ret != X86EMUL_CONTINUE)
3211                 return ret;
3212
3213         /* FIXME: check that next_tss_desc is tss */
3214
3215         /*
3216          * Check privileges. The three cases are task switch caused by...
3217          *
3218          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3219          * 2. Exception/IRQ/iret: No check is performed
3220          * 3. jmp/call to TSS/task-gate: No check is performed since the
3221          *    hardware checks it before exiting.
3222          */
3223         if (reason == TASK_SWITCH_GATE) {
3224                 if (idt_index != -1) {
3225                         /* Software interrupts */
3226                         struct desc_struct task_gate_desc;
3227                         int dpl;
3228
3229                         ret = read_interrupt_descriptor(ctxt, idt_index,
3230                                                         &task_gate_desc);
3231                         if (ret != X86EMUL_CONTINUE)
3232                                 return ret;
3233
3234                         dpl = task_gate_desc.dpl;
3235                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3236                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3237                 }
3238         }
3239
3240         desc_limit = desc_limit_scaled(&next_tss_desc);
3241         if (!next_tss_desc.p ||
3242             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3243              desc_limit < 0x2b)) {
3244                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3245         }
3246
3247         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3248                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3249                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3250         }
3251
3252         if (reason == TASK_SWITCH_IRET)
3253                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3254
3255         /* set back link to prev task only if NT bit is set in eflags
3256            note that old_tss_sel is not used after this point */
3257         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3258                 old_tss_sel = 0xffff;
3259
3260         if (next_tss_desc.type & 8)
3261                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
3262                                      old_tss_base, &next_tss_desc);
3263         else
3264                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
3265                                      old_tss_base, &next_tss_desc);
3266         if (ret != X86EMUL_CONTINUE)
3267                 return ret;
3268
3269         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3270                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3271
3272         if (reason != TASK_SWITCH_IRET) {
3273                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3274                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3275         }
3276
3277         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3278         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3279
3280         if (has_error_code) {
3281                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3282                 ctxt->lock_prefix = 0;
3283                 ctxt->src.val = (unsigned long) error_code;
3284                 ret = em_push(ctxt);
3285         }
3286
3287         ops->get_dr(ctxt, 7, &dr7);
3288         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3289
3290         return ret;
3291 }
3292
3293 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3294                          u16 tss_selector, int idt_index, int reason,
3295                          bool has_error_code, u32 error_code)
3296 {
3297         int rc;
3298
3299         invalidate_registers(ctxt);
3300         ctxt->_eip = ctxt->eip;
3301         ctxt->dst.type = OP_NONE;
3302
3303         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3304                                      has_error_code, error_code);
3305
3306         if (rc == X86EMUL_CONTINUE) {
3307                 ctxt->eip = ctxt->_eip;
3308                 writeback_registers(ctxt);
3309         }
3310
3311         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3312 }
3313
3314 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3315                 struct operand *op)
3316 {
3317         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3318
3319         register_address_increment(ctxt, reg, df * op->bytes);
3320         op->addr.mem.ea = register_address(ctxt, reg);
3321 }
3322
3323 static int em_das(struct x86_emulate_ctxt *ctxt)
3324 {
3325         u8 al, old_al;
3326         bool af, cf, old_cf;
3327
3328         cf = ctxt->eflags & X86_EFLAGS_CF;
3329         al = ctxt->dst.val;
3330
3331         old_al = al;
3332         old_cf = cf;
3333         cf = false;
3334         af = ctxt->eflags & X86_EFLAGS_AF;
3335         if ((al & 0x0f) > 9 || af) {
3336                 al -= 6;
3337                 cf = old_cf | (al >= 250);
3338                 af = true;
3339         } else {
3340                 af = false;
3341         }
3342         if (old_al > 0x99 || old_cf) {
3343                 al -= 0x60;
3344                 cf = true;
3345         }
3346
3347         ctxt->dst.val = al;
3348         /* Set PF, ZF, SF */
3349         ctxt->src.type = OP_IMM;
3350         ctxt->src.val = 0;
3351         ctxt->src.bytes = 1;
3352         fastop(ctxt, em_or);
3353         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3354         if (cf)
3355                 ctxt->eflags |= X86_EFLAGS_CF;
3356         if (af)
3357                 ctxt->eflags |= X86_EFLAGS_AF;
3358         return X86EMUL_CONTINUE;
3359 }
3360
3361 static int em_aam(struct x86_emulate_ctxt *ctxt)
3362 {
3363         u8 al, ah;
3364
3365         if (ctxt->src.val == 0)
3366                 return emulate_de(ctxt);
3367
3368         al = ctxt->dst.val & 0xff;
3369         ah = al / ctxt->src.val;
3370         al %= ctxt->src.val;
3371
3372         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3373
3374         /* Set PF, ZF, SF */
3375         ctxt->src.type = OP_IMM;
3376         ctxt->src.val = 0;
3377         ctxt->src.bytes = 1;
3378         fastop(ctxt, em_or);
3379
3380         return X86EMUL_CONTINUE;
3381 }
3382
3383 static int em_aad(struct x86_emulate_ctxt *ctxt)
3384 {
3385         u8 al = ctxt->dst.val & 0xff;
3386         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3387
3388         al = (al + (ah * ctxt->src.val)) & 0xff;
3389
3390         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3391
3392         /* Set PF, ZF, SF */
3393         ctxt->src.type = OP_IMM;
3394         ctxt->src.val = 0;
3395         ctxt->src.bytes = 1;
3396         fastop(ctxt, em_or);
3397
3398         return X86EMUL_CONTINUE;
3399 }
3400
3401 static int em_call(struct x86_emulate_ctxt *ctxt)
3402 {
3403         int rc;
3404         long rel = ctxt->src.val;
3405
3406         ctxt->src.val = (unsigned long)ctxt->_eip;
3407         rc = jmp_rel(ctxt, rel);
3408         if (rc != X86EMUL_CONTINUE)
3409                 return rc;
3410         return em_push(ctxt);
3411 }
3412
3413 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3414 {
3415         u16 sel, old_cs;
3416         ulong old_eip;
3417         int rc;
3418         struct desc_struct old_desc, new_desc;
3419         const struct x86_emulate_ops *ops = ctxt->ops;
3420         int cpl = ctxt->ops->cpl(ctxt);
3421         enum x86emul_mode prev_mode = ctxt->mode;
3422
3423         old_eip = ctxt->_eip;
3424         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3425
3426         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3427         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3428                                        X86_TRANSFER_CALL_JMP, &new_desc);
3429         if (rc != X86EMUL_CONTINUE)
3430                 return rc;
3431
3432         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3433         if (rc != X86EMUL_CONTINUE)
3434                 goto fail;
3435
3436         ctxt->src.val = old_cs;
3437         rc = em_push(ctxt);
3438         if (rc != X86EMUL_CONTINUE)
3439                 goto fail;
3440
3441         ctxt->src.val = old_eip;
3442         rc = em_push(ctxt);
3443         /* If we failed, we tainted the memory, but the very least we should
3444            restore cs */
3445         if (rc != X86EMUL_CONTINUE) {
3446                 pr_warn_once("faulting far call emulation tainted memory\n");
3447                 goto fail;
3448         }
3449         return rc;
3450 fail:
3451         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3452         ctxt->mode = prev_mode;
3453         return rc;
3454
3455 }
3456
3457 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3458 {
3459         int rc;
3460         unsigned long eip;
3461
3462         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3463         if (rc != X86EMUL_CONTINUE)
3464                 return rc;
3465         rc = assign_eip_near(ctxt, eip);
3466         if (rc != X86EMUL_CONTINUE)
3467                 return rc;
3468         rsp_increment(ctxt, ctxt->src.val);
3469         return X86EMUL_CONTINUE;
3470 }
3471
3472 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3473 {
3474         /* Write back the register source. */
3475         ctxt->src.val = ctxt->dst.val;
3476         write_register_operand(&ctxt->src);
3477
3478         /* Write back the memory destination with implicit LOCK prefix. */
3479         ctxt->dst.val = ctxt->src.orig_val;
3480         ctxt->lock_prefix = 1;
3481         return X86EMUL_CONTINUE;
3482 }
3483
3484 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3485 {
3486         ctxt->dst.val = ctxt->src2.val;
3487         return fastop(ctxt, em_imul);
3488 }
3489
3490 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3491 {
3492         ctxt->dst.type = OP_REG;
3493         ctxt->dst.bytes = ctxt->src.bytes;
3494         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3495         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3496
3497         return X86EMUL_CONTINUE;
3498 }
3499
3500 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3501 {
3502         u64 tsc = 0;
3503
3504         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3505         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3506         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3507         return X86EMUL_CONTINUE;
3508 }
3509
3510 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3511 {
3512         u64 pmc;
3513
3514         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3515                 return emulate_gp(ctxt, 0);
3516         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3517         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3518         return X86EMUL_CONTINUE;
3519 }
3520
3521 static int em_mov(struct x86_emulate_ctxt *ctxt)
3522 {
3523         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3524         return X86EMUL_CONTINUE;
3525 }
3526
3527 #define FFL(x) bit(X86_FEATURE_##x)
3528
3529 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3530 {
3531         u32 ebx, ecx, edx, eax = 1;
3532         u16 tmp;
3533
3534         /*
3535          * Check MOVBE is set in the guest-visible CPUID leaf.
3536          */
3537         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3538         if (!(ecx & FFL(MOVBE)))
3539                 return emulate_ud(ctxt);
3540
3541         switch (ctxt->op_bytes) {
3542         case 2:
3543                 /*
3544                  * From MOVBE definition: "...When the operand size is 16 bits,
3545                  * the upper word of the destination register remains unchanged
3546                  * ..."
3547                  *
3548                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3549                  * rules so we have to do the operation almost per hand.
3550                  */
3551                 tmp = (u16)ctxt->src.val;
3552                 ctxt->dst.val &= ~0xffffUL;
3553                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3554                 break;
3555         case 4:
3556                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3557                 break;
3558         case 8:
3559                 ctxt->dst.val = swab64(ctxt->src.val);
3560                 break;
3561         default:
3562                 BUG();
3563         }
3564         return X86EMUL_CONTINUE;
3565 }
3566
3567 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3568 {
3569         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3570                 return emulate_gp(ctxt, 0);
3571
3572         /* Disable writeback. */
3573         ctxt->dst.type = OP_NONE;
3574         return X86EMUL_CONTINUE;
3575 }
3576
3577 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3578 {
3579         unsigned long val;
3580
3581         if (ctxt->mode == X86EMUL_MODE_PROT64)
3582                 val = ctxt->src.val & ~0ULL;
3583         else
3584                 val = ctxt->src.val & ~0U;
3585
3586         /* #UD condition is already handled. */
3587         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3588                 return emulate_gp(ctxt, 0);
3589
3590         /* Disable writeback. */
3591         ctxt->dst.type = OP_NONE;
3592         return X86EMUL_CONTINUE;
3593 }
3594
3595 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3596 {
3597         u64 msr_data;
3598
3599         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3600                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3601         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3602                 return emulate_gp(ctxt, 0);
3603
3604         return X86EMUL_CONTINUE;
3605 }
3606
3607 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3608 {
3609         u64 msr_data;
3610
3611         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3612                 return emulate_gp(ctxt, 0);
3613
3614         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3615         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3616         return X86EMUL_CONTINUE;
3617 }
3618
3619 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3620 {
3621         if (ctxt->modrm_reg > VCPU_SREG_GS)
3622                 return emulate_ud(ctxt);
3623
3624         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3625         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3626                 ctxt->dst.bytes = 2;
3627         return X86EMUL_CONTINUE;
3628 }
3629
3630 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3631 {
3632         u16 sel = ctxt->src.val;
3633
3634         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3635                 return emulate_ud(ctxt);
3636
3637         if (ctxt->modrm_reg == VCPU_SREG_SS)
3638                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3639
3640         /* Disable writeback. */
3641         ctxt->dst.type = OP_NONE;
3642         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3643 }
3644
3645 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3646 {
3647         u16 sel = ctxt->src.val;
3648
3649         /* Disable writeback. */
3650         ctxt->dst.type = OP_NONE;
3651         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3652 }
3653
3654 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3655 {
3656         u16 sel = ctxt->src.val;
3657
3658         /* Disable writeback. */
3659         ctxt->dst.type = OP_NONE;
3660         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3661 }
3662
3663 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3664 {
3665         int rc;
3666         ulong linear;
3667
3668         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3669         if (rc == X86EMUL_CONTINUE)
3670                 ctxt->ops->invlpg(ctxt, linear);
3671         /* Disable writeback. */
3672         ctxt->dst.type = OP_NONE;
3673         return X86EMUL_CONTINUE;
3674 }
3675
3676 static int em_clts(struct x86_emulate_ctxt *ctxt)
3677 {
3678         ulong cr0;
3679
3680         cr0 = ctxt->ops->get_cr(ctxt, 0);
3681         cr0 &= ~X86_CR0_TS;
3682         ctxt->ops->set_cr(ctxt, 0, cr0);
3683         return X86EMUL_CONTINUE;
3684 }
3685
3686 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3687 {
3688         int rc = ctxt->ops->fix_hypercall(ctxt);
3689
3690         if (rc != X86EMUL_CONTINUE)
3691                 return rc;
3692
3693         /* Let the processor re-execute the fixed hypercall */
3694         ctxt->_eip = ctxt->eip;
3695         /* Disable writeback. */
3696         ctxt->dst.type = OP_NONE;
3697         return X86EMUL_CONTINUE;
3698 }
3699
3700 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3701                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3702                                               struct desc_ptr *ptr))
3703 {
3704         struct desc_ptr desc_ptr;
3705
3706         if (ctxt->mode == X86EMUL_MODE_PROT64)
3707                 ctxt->op_bytes = 8;
3708         get(ctxt, &desc_ptr);
3709         if (ctxt->op_bytes == 2) {
3710                 ctxt->op_bytes = 4;
3711                 desc_ptr.address &= 0x00ffffff;
3712         }
3713         /* Disable writeback. */
3714         ctxt->dst.type = OP_NONE;
3715         return segmented_write_std(ctxt, ctxt->dst.addr.mem,
3716                                    &desc_ptr, 2 + ctxt->op_bytes);
3717 }
3718
3719 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3720 {
3721         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3722 }
3723
3724 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3725 {
3726         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3727 }
3728
3729 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3730 {
3731         struct desc_ptr desc_ptr;
3732         int rc;
3733
3734         if (ctxt->mode == X86EMUL_MODE_PROT64)
3735                 ctxt->op_bytes = 8;
3736         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3737                              &desc_ptr.size, &desc_ptr.address,
3738                              ctxt->op_bytes);
3739         if (rc != X86EMUL_CONTINUE)
3740                 return rc;
3741         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3742             is_noncanonical_address(desc_ptr.address))
3743                 return emulate_gp(ctxt, 0);
3744         if (lgdt)
3745                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3746         else
3747                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3748         /* Disable writeback. */
3749         ctxt->dst.type = OP_NONE;
3750         return X86EMUL_CONTINUE;
3751 }
3752
3753 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3754 {
3755         return em_lgdt_lidt(ctxt, true);
3756 }
3757
3758 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3759 {
3760         return em_lgdt_lidt(ctxt, false);
3761 }
3762
3763 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3764 {
3765         if (ctxt->dst.type == OP_MEM)
3766                 ctxt->dst.bytes = 2;
3767         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3768         return X86EMUL_CONTINUE;
3769 }
3770
3771 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3772 {
3773         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3774                           | (ctxt->src.val & 0x0f));
3775         ctxt->dst.type = OP_NONE;
3776         return X86EMUL_CONTINUE;
3777 }
3778
3779 static int em_loop(struct x86_emulate_ctxt *ctxt)
3780 {
3781         int rc = X86EMUL_CONTINUE;
3782
3783         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3784         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3785             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3786                 rc = jmp_rel(ctxt, ctxt->src.val);
3787
3788         return rc;
3789 }
3790
3791 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3792 {
3793         int rc = X86EMUL_CONTINUE;
3794
3795         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3796                 rc = jmp_rel(ctxt, ctxt->src.val);
3797
3798         return rc;
3799 }
3800
3801 static int em_in(struct x86_emulate_ctxt *ctxt)
3802 {
3803         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3804                              &ctxt->dst.val))
3805                 return X86EMUL_IO_NEEDED;
3806
3807         return X86EMUL_CONTINUE;
3808 }
3809
3810 static int em_out(struct x86_emulate_ctxt *ctxt)
3811 {
3812         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3813                                     &ctxt->src.val, 1);
3814         /* Disable writeback. */
3815         ctxt->dst.type = OP_NONE;
3816         return X86EMUL_CONTINUE;
3817 }
3818
3819 static int em_cli(struct x86_emulate_ctxt *ctxt)
3820 {
3821         if (emulator_bad_iopl(ctxt))
3822                 return emulate_gp(ctxt, 0);
3823
3824         ctxt->eflags &= ~X86_EFLAGS_IF;
3825         return X86EMUL_CONTINUE;
3826 }
3827
3828 static int em_sti(struct x86_emulate_ctxt *ctxt)
3829 {
3830         if (emulator_bad_iopl(ctxt))
3831                 return emulate_gp(ctxt, 0);
3832
3833         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3834         ctxt->eflags |= X86_EFLAGS_IF;
3835         return X86EMUL_CONTINUE;
3836 }
3837
3838 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3839 {
3840         u32 eax, ebx, ecx, edx;
3841
3842         eax = reg_read(ctxt, VCPU_REGS_RAX);
3843         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3844         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3845         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3846         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3847         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3848         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3849         return X86EMUL_CONTINUE;
3850 }
3851
3852 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3853 {
3854         u32 flags;
3855
3856         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3857                 X86_EFLAGS_SF;
3858         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3859
3860         ctxt->eflags &= ~0xffUL;
3861         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3862         return X86EMUL_CONTINUE;
3863 }
3864
3865 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3866 {
3867         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3868         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3869         return X86EMUL_CONTINUE;
3870 }
3871
3872 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3873 {
3874         switch (ctxt->op_bytes) {
3875 #ifdef CONFIG_X86_64
3876         case 8:
3877                 asm("bswap %0" : "+r"(ctxt->dst.val));
3878                 break;
3879 #endif
3880         default:
3881                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3882                 break;
3883         }
3884         return X86EMUL_CONTINUE;
3885 }
3886
3887 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3888 {
3889         /* emulating clflush regardless of cpuid */
3890         return X86EMUL_CONTINUE;
3891 }
3892
3893 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
3894 {
3895         ctxt->dst.val = (s32) ctxt->src.val;
3896         return X86EMUL_CONTINUE;
3897 }
3898
3899 static int check_fxsr(struct x86_emulate_ctxt *ctxt)
3900 {
3901         u32 eax = 1, ebx, ecx = 0, edx;
3902
3903         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3904         if (!(edx & FFL(FXSR)))
3905                 return emulate_ud(ctxt);
3906
3907         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
3908                 return emulate_nm(ctxt);
3909
3910         /*
3911          * Don't emulate a case that should never be hit, instead of working
3912          * around a lack of fxsave64/fxrstor64 on old compilers.
3913          */
3914         if (ctxt->mode >= X86EMUL_MODE_PROT64)
3915                 return X86EMUL_UNHANDLEABLE;
3916
3917         return X86EMUL_CONTINUE;
3918 }
3919
3920 /*
3921  * FXSAVE and FXRSTOR have 4 different formats depending on execution mode,
3922  *  1) 16 bit mode
3923  *  2) 32 bit mode
3924  *     - like (1), but FIP and FDP (foo) are only 16 bit.  At least Intel CPUs
3925  *       preserve whole 32 bit values, though, so (1) and (2) are the same wrt.
3926  *       save and restore
3927  *  3) 64-bit mode with REX.W prefix
3928  *     - like (2), but XMM 8-15 are being saved and restored
3929  *  4) 64-bit mode without REX.W prefix
3930  *     - like (3), but FIP and FDP are 64 bit
3931  *
3932  * Emulation uses (3) for (1) and (2) and preserves XMM 8-15 to reach the
3933  * desired result.  (4) is not emulated.
3934  *
3935  * Note: Guest and host CPUID.(EAX=07H,ECX=0H):EBX[bit 13] (deprecate FPU CS
3936  * and FPU DS) should match.
3937  */
3938 static int em_fxsave(struct x86_emulate_ctxt *ctxt)
3939 {
3940         struct fxregs_state fx_state;
3941         size_t size;
3942         int rc;
3943
3944         rc = check_fxsr(ctxt);
3945         if (rc != X86EMUL_CONTINUE)
3946                 return rc;
3947
3948         ctxt->ops->get_fpu(ctxt);
3949
3950         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_state));
3951
3952         ctxt->ops->put_fpu(ctxt);
3953
3954         if (rc != X86EMUL_CONTINUE)
3955                 return rc;
3956
3957         if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR)
3958                 size = offsetof(struct fxregs_state, xmm_space[8 * 16/4]);
3959         else
3960                 size = offsetof(struct fxregs_state, xmm_space[0]);
3961
3962         return segmented_write_std(ctxt, ctxt->memop.addr.mem, &fx_state, size);
3963 }
3964
3965 static int fxrstor_fixup(struct x86_emulate_ctxt *ctxt,
3966                 struct fxregs_state *new)
3967 {
3968         int rc = X86EMUL_CONTINUE;
3969         struct fxregs_state old;
3970
3971         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(old));
3972         if (rc != X86EMUL_CONTINUE)
3973                 return rc;
3974
3975         /*
3976          * 64 bit host will restore XMM 8-15, which is not correct on non-64
3977          * bit guests.  Load the current values in order to preserve 64 bit
3978          * XMMs after fxrstor.
3979          */
3980 #ifdef CONFIG_X86_64
3981         /* XXX: accessing XMM 8-15 very awkwardly */
3982         memcpy(&new->xmm_space[8 * 16/4], &old.xmm_space[8 * 16/4], 8 * 16);
3983 #endif
3984
3985         /*
3986          * Hardware doesn't save and restore XMM 0-7 without CR4.OSFXSR, but
3987          * does save and restore MXCSR.
3988          */
3989         if (!(ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))
3990                 memcpy(new->xmm_space, old.xmm_space, 8 * 16);
3991
3992         return rc;
3993 }
3994
3995 static int em_fxrstor(struct x86_emulate_ctxt *ctxt)
3996 {
3997         struct fxregs_state fx_state;
3998         int rc;
3999
4000         rc = check_fxsr(ctxt);
4001         if (rc != X86EMUL_CONTINUE)
4002                 return rc;
4003
4004         rc = segmented_read_std(ctxt, ctxt->memop.addr.mem, &fx_state, 512);
4005         if (rc != X86EMUL_CONTINUE)
4006                 return rc;
4007
4008         if (fx_state.mxcsr >> 16)
4009                 return emulate_gp(ctxt, 0);
4010
4011         ctxt->ops->get_fpu(ctxt);
4012
4013         if (ctxt->mode < X86EMUL_MODE_PROT64)
4014                 rc = fxrstor_fixup(ctxt, &fx_state);
4015
4016         if (rc == X86EMUL_CONTINUE)
4017                 rc = asm_safe("fxrstor %[fx]", : [fx] "m"(fx_state));
4018
4019         ctxt->ops->put_fpu(ctxt);
4020
4021         return rc;
4022 }
4023
4024 static bool valid_cr(int nr)
4025 {
4026         switch (nr) {
4027         case 0:
4028         case 2 ... 4:
4029         case 8:
4030                 return true;
4031         default:
4032                 return false;
4033         }
4034 }
4035
4036 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
4037 {
4038         if (!valid_cr(ctxt->modrm_reg))
4039                 return emulate_ud(ctxt);
4040
4041         return X86EMUL_CONTINUE;
4042 }
4043
4044 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
4045 {
4046         u64 new_val = ctxt->src.val64;
4047         int cr = ctxt->modrm_reg;
4048         u64 efer = 0;
4049
4050         static u64 cr_reserved_bits[] = {
4051                 0xffffffff00000000ULL,
4052                 0, 0, 0, /* CR3 checked later */
4053                 CR4_RESERVED_BITS,
4054                 0, 0, 0,
4055                 CR8_RESERVED_BITS,
4056         };
4057
4058         if (!valid_cr(cr))
4059                 return emulate_ud(ctxt);
4060
4061         if (new_val & cr_reserved_bits[cr])
4062                 return emulate_gp(ctxt, 0);
4063
4064         switch (cr) {
4065         case 0: {
4066                 u64 cr4;
4067                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
4068                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
4069                         return emulate_gp(ctxt, 0);
4070
4071                 cr4 = ctxt->ops->get_cr(ctxt, 4);
4072                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4073
4074                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
4075                     !(cr4 & X86_CR4_PAE))
4076                         return emulate_gp(ctxt, 0);
4077
4078                 break;
4079                 }
4080         case 3: {
4081                 u64 rsvd = 0;
4082
4083                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4084                 if (efer & EFER_LMA)
4085                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
4086
4087                 if (new_val & rsvd)
4088                         return emulate_gp(ctxt, 0);
4089
4090                 break;
4091                 }
4092         case 4: {
4093                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4094
4095                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
4096                         return emulate_gp(ctxt, 0);
4097
4098                 break;
4099                 }
4100         }
4101
4102         return X86EMUL_CONTINUE;
4103 }
4104
4105 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
4106 {
4107         unsigned long dr7;
4108
4109         ctxt->ops->get_dr(ctxt, 7, &dr7);
4110
4111         /* Check if DR7.Global_Enable is set */
4112         return dr7 & (1 << 13);
4113 }
4114
4115 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
4116 {
4117         int dr = ctxt->modrm_reg;
4118         u64 cr4;
4119
4120         if (dr > 7)
4121                 return emulate_ud(ctxt);
4122
4123         cr4 = ctxt->ops->get_cr(ctxt, 4);
4124         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
4125                 return emulate_ud(ctxt);
4126
4127         if (check_dr7_gd(ctxt)) {
4128                 ulong dr6;
4129
4130                 ctxt->ops->get_dr(ctxt, 6, &dr6);
4131                 dr6 &= ~15;
4132                 dr6 |= DR6_BD | DR6_RTM;
4133                 ctxt->ops->set_dr(ctxt, 6, dr6);
4134                 return emulate_db(ctxt);
4135         }
4136
4137         return X86EMUL_CONTINUE;
4138 }
4139
4140 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
4141 {
4142         u64 new_val = ctxt->src.val64;
4143         int dr = ctxt->modrm_reg;
4144
4145         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
4146                 return emulate_gp(ctxt, 0);
4147
4148         return check_dr_read(ctxt);
4149 }
4150
4151 static int check_svme(struct x86_emulate_ctxt *ctxt)
4152 {
4153         u64 efer;
4154
4155         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4156
4157         if (!(efer & EFER_SVME))
4158                 return emulate_ud(ctxt);
4159
4160         return X86EMUL_CONTINUE;
4161 }
4162
4163 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4164 {
4165         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4166
4167         /* Valid physical address? */
4168         if (rax & 0xffff000000000000ULL)
4169                 return emulate_gp(ctxt, 0);
4170
4171         return check_svme(ctxt);
4172 }
4173
4174 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4175 {
4176         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4177
4178         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4179                 return emulate_ud(ctxt);
4180
4181         return X86EMUL_CONTINUE;
4182 }
4183
4184 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4185 {
4186         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4187         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4188
4189         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4190             ctxt->ops->check_pmc(ctxt, rcx))
4191                 return emulate_gp(ctxt, 0);
4192
4193         return X86EMUL_CONTINUE;
4194 }
4195
4196 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4197 {
4198         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4199         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4200                 return emulate_gp(ctxt, 0);
4201
4202         return X86EMUL_CONTINUE;
4203 }
4204
4205 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4206 {
4207         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4208         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4209                 return emulate_gp(ctxt, 0);
4210
4211         return X86EMUL_CONTINUE;
4212 }
4213
4214 #define D(_y) { .flags = (_y) }
4215 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4216 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4217                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4218 #define N    D(NotImpl)
4219 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4220 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4221 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4222 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4223 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4224 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4225 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4226 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4227 #define II(_f, _e, _i) \
4228         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4229 #define IIP(_f, _e, _i, _p) \
4230         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4231           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4232 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4233
4234 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4235 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4236 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4237 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4238 #define I2bvIP(_f, _e, _i, _p) \
4239         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4240
4241 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4242                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4243                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4244
4245 static const struct opcode group7_rm0[] = {
4246         N,
4247         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4248         N, N, N, N, N, N,
4249 };
4250
4251 static const struct opcode group7_rm1[] = {
4252         DI(SrcNone | Priv, monitor),
4253         DI(SrcNone | Priv, mwait),
4254         N, N, N, N, N, N,
4255 };
4256
4257 static const struct opcode group7_rm3[] = {
4258         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4259         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4260         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4261         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4262         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4263         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4264         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4265         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4266 };
4267
4268 static const struct opcode group7_rm7[] = {
4269         N,
4270         DIP(SrcNone, rdtscp, check_rdtsc),
4271         N, N, N, N, N, N,
4272 };
4273
4274 static const struct opcode group1[] = {
4275         F(Lock, em_add),
4276         F(Lock | PageTable, em_or),
4277         F(Lock, em_adc),
4278         F(Lock, em_sbb),
4279         F(Lock | PageTable, em_and),
4280         F(Lock, em_sub),
4281         F(Lock, em_xor),
4282         F(NoWrite, em_cmp),
4283 };
4284
4285 static const struct opcode group1A[] = {
4286         I(DstMem | SrcNone | Mov | Stack | IncSP, em_pop), N, N, N, N, N, N, N,
4287 };
4288
4289 static const struct opcode group2[] = {
4290         F(DstMem | ModRM, em_rol),
4291         F(DstMem | ModRM, em_ror),
4292         F(DstMem | ModRM, em_rcl),
4293         F(DstMem | ModRM, em_rcr),
4294         F(DstMem | ModRM, em_shl),
4295         F(DstMem | ModRM, em_shr),
4296         F(DstMem | ModRM, em_shl),
4297         F(DstMem | ModRM, em_sar),
4298 };
4299
4300 static const struct opcode group3[] = {
4301         F(DstMem | SrcImm | NoWrite, em_test),
4302         F(DstMem | SrcImm | NoWrite, em_test),
4303         F(DstMem | SrcNone | Lock, em_not),
4304         F(DstMem | SrcNone | Lock, em_neg),
4305         F(DstXacc | Src2Mem, em_mul_ex),
4306         F(DstXacc | Src2Mem, em_imul_ex),
4307         F(DstXacc | Src2Mem, em_div_ex),
4308         F(DstXacc | Src2Mem, em_idiv_ex),
4309 };
4310
4311 static const struct opcode group4[] = {
4312         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4313         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4314         N, N, N, N, N, N,
4315 };
4316
4317 static const struct opcode group5[] = {
4318         F(DstMem | SrcNone | Lock,              em_inc),
4319         F(DstMem | SrcNone | Lock,              em_dec),
4320         I(SrcMem | NearBranch,                  em_call_near_abs),
4321         I(SrcMemFAddr | ImplicitOps,            em_call_far),
4322         I(SrcMem | NearBranch,                  em_jmp_abs),
4323         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
4324         I(SrcMem | Stack,                       em_push), D(Undefined),
4325 };
4326
4327 static const struct opcode group6[] = {
4328         DI(Prot | DstMem,       sldt),
4329         DI(Prot | DstMem,       str),
4330         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4331         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4332         N, N, N, N,
4333 };
4334
4335 static const struct group_dual group7 = { {
4336         II(Mov | DstMem,                        em_sgdt, sgdt),
4337         II(Mov | DstMem,                        em_sidt, sidt),
4338         II(SrcMem | Priv,                       em_lgdt, lgdt),
4339         II(SrcMem | Priv,                       em_lidt, lidt),
4340         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4341         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4342         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4343 }, {
4344         EXT(0, group7_rm0),
4345         EXT(0, group7_rm1),
4346         N, EXT(0, group7_rm3),
4347         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4348         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4349         EXT(0, group7_rm7),
4350 } };
4351
4352 static const struct opcode group8[] = {
4353         N, N, N, N,
4354         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4355         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4356         F(DstMem | SrcImmByte | Lock,                   em_btr),
4357         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4358 };
4359
4360 static const struct group_dual group9 = { {
4361         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4362 }, {
4363         N, N, N, N, N, N, N, N,
4364 } };
4365
4366 static const struct opcode group11[] = {
4367         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4368         X7(D(Undefined)),
4369 };
4370
4371 static const struct gprefix pfx_0f_ae_7 = {
4372         I(SrcMem | ByteOp, em_clflush), N, N, N,
4373 };
4374
4375 static const struct group_dual group15 = { {
4376         I(ModRM | Aligned16, em_fxsave),
4377         I(ModRM | Aligned16, em_fxrstor),
4378         N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4379 }, {
4380         N, N, N, N, N, N, N, N,
4381 } };
4382
4383 static const struct gprefix pfx_0f_6f_0f_7f = {
4384         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4385 };
4386
4387 static const struct instr_dual instr_dual_0f_2b = {
4388         I(0, em_mov), N
4389 };
4390
4391 static const struct gprefix pfx_0f_2b = {
4392         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4393 };
4394
4395 static const struct gprefix pfx_0f_28_0f_29 = {
4396         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4397 };
4398
4399 static const struct gprefix pfx_0f_e7 = {
4400         N, I(Sse, em_mov), N, N,
4401 };
4402
4403 static const struct escape escape_d9 = { {
4404         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4405 }, {
4406         /* 0xC0 - 0xC7 */
4407         N, N, N, N, N, N, N, N,
4408         /* 0xC8 - 0xCF */
4409         N, N, N, N, N, N, N, N,
4410         /* 0xD0 - 0xC7 */
4411         N, N, N, N, N, N, N, N,
4412         /* 0xD8 - 0xDF */
4413         N, N, N, N, N, N, N, N,
4414         /* 0xE0 - 0xE7 */
4415         N, N, N, N, N, N, N, N,
4416         /* 0xE8 - 0xEF */
4417         N, N, N, N, N, N, N, N,
4418         /* 0xF0 - 0xF7 */
4419         N, N, N, N, N, N, N, N,
4420         /* 0xF8 - 0xFF */
4421         N, N, N, N, N, N, N, N,
4422 } };
4423
4424 static const struct escape escape_db = { {
4425         N, N, N, N, N, N, N, N,
4426 }, {
4427         /* 0xC0 - 0xC7 */
4428         N, N, N, N, N, N, N, N,
4429         /* 0xC8 - 0xCF */
4430         N, N, N, N, N, N, N, N,
4431         /* 0xD0 - 0xC7 */
4432         N, N, N, N, N, N, N, N,
4433         /* 0xD8 - 0xDF */
4434         N, N, N, N, N, N, N, N,
4435         /* 0xE0 - 0xE7 */
4436         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4437         /* 0xE8 - 0xEF */
4438         N, N, N, N, N, N, N, N,
4439         /* 0xF0 - 0xF7 */
4440         N, N, N, N, N, N, N, N,
4441         /* 0xF8 - 0xFF */
4442         N, N, N, N, N, N, N, N,
4443 } };
4444
4445 static const struct escape escape_dd = { {
4446         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4447 }, {
4448         /* 0xC0 - 0xC7 */
4449         N, N, N, N, N, N, N, N,
4450         /* 0xC8 - 0xCF */
4451         N, N, N, N, N, N, N, N,
4452         /* 0xD0 - 0xC7 */
4453         N, N, N, N, N, N, N, N,
4454         /* 0xD8 - 0xDF */
4455         N, N, N, N, N, N, N, N,
4456         /* 0xE0 - 0xE7 */
4457         N, N, N, N, N, N, N, N,
4458         /* 0xE8 - 0xEF */
4459         N, N, N, N, N, N, N, N,
4460         /* 0xF0 - 0xF7 */
4461         N, N, N, N, N, N, N, N,
4462         /* 0xF8 - 0xFF */
4463         N, N, N, N, N, N, N, N,
4464 } };
4465
4466 static const struct instr_dual instr_dual_0f_c3 = {
4467         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4468 };
4469
4470 static const struct mode_dual mode_dual_63 = {
4471         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4472 };
4473
4474 static const struct opcode opcode_table[256] = {
4475         /* 0x00 - 0x07 */
4476         F6ALU(Lock, em_add),
4477         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4478         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4479         /* 0x08 - 0x0F */
4480         F6ALU(Lock | PageTable, em_or),
4481         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4482         N,
4483         /* 0x10 - 0x17 */
4484         F6ALU(Lock, em_adc),
4485         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4486         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4487         /* 0x18 - 0x1F */
4488         F6ALU(Lock, em_sbb),
4489         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4490         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4491         /* 0x20 - 0x27 */
4492         F6ALU(Lock | PageTable, em_and), N, N,
4493         /* 0x28 - 0x2F */
4494         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4495         /* 0x30 - 0x37 */
4496         F6ALU(Lock, em_xor), N, N,
4497         /* 0x38 - 0x3F */
4498         F6ALU(NoWrite, em_cmp), N, N,
4499         /* 0x40 - 0x4F */
4500         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4501         /* 0x50 - 0x57 */
4502         X8(I(SrcReg | Stack, em_push)),
4503         /* 0x58 - 0x5F */
4504         X8(I(DstReg | Stack, em_pop)),
4505         /* 0x60 - 0x67 */
4506         I(ImplicitOps | Stack | No64, em_pusha),
4507         I(ImplicitOps | Stack | No64, em_popa),
4508         N, MD(ModRM, &mode_dual_63),
4509         N, N, N, N,
4510         /* 0x68 - 0x6F */
4511         I(SrcImm | Mov | Stack, em_push),
4512         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4513         I(SrcImmByte | Mov | Stack, em_push),
4514         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4515         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4516         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4517         /* 0x70 - 0x7F */
4518         X16(D(SrcImmByte | NearBranch)),
4519         /* 0x80 - 0x87 */
4520         G(ByteOp | DstMem | SrcImm, group1),
4521         G(DstMem | SrcImm, group1),
4522         G(ByteOp | DstMem | SrcImm | No64, group1),
4523         G(DstMem | SrcImmByte, group1),
4524         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4525         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4526         /* 0x88 - 0x8F */
4527         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4528         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4529         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4530         D(ModRM | SrcMem | NoAccess | DstReg),
4531         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4532         G(0, group1A),
4533         /* 0x90 - 0x97 */
4534         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4535         /* 0x98 - 0x9F */
4536         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4537         I(SrcImmFAddr | No64, em_call_far), N,
4538         II(ImplicitOps | Stack, em_pushf, pushf),
4539         II(ImplicitOps | Stack, em_popf, popf),
4540         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4541         /* 0xA0 - 0xA7 */
4542         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4543         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4544         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4545         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4546         /* 0xA8 - 0xAF */
4547         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4548         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4549         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4550         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4551         /* 0xB0 - 0xB7 */
4552         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4553         /* 0xB8 - 0xBF */
4554         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4555         /* 0xC0 - 0xC7 */
4556         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4557         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4558         I(ImplicitOps | NearBranch, em_ret),
4559         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4560         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4561         G(ByteOp, group11), G(0, group11),
4562         /* 0xC8 - 0xCF */
4563         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4564         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4565         I(ImplicitOps, em_ret_far),
4566         D(ImplicitOps), DI(SrcImmByte, intn),
4567         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4568         /* 0xD0 - 0xD7 */
4569         G(Src2One | ByteOp, group2), G(Src2One, group2),
4570         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4571         I(DstAcc | SrcImmUByte | No64, em_aam),
4572         I(DstAcc | SrcImmUByte | No64, em_aad),
4573         F(DstAcc | ByteOp | No64, em_salc),
4574         I(DstAcc | SrcXLat | ByteOp, em_mov),
4575         /* 0xD8 - 0xDF */
4576         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4577         /* 0xE0 - 0xE7 */
4578         X3(I(SrcImmByte | NearBranch, em_loop)),
4579         I(SrcImmByte | NearBranch, em_jcxz),
4580         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4581         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4582         /* 0xE8 - 0xEF */
4583         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4584         I(SrcImmFAddr | No64, em_jmp_far),
4585         D(SrcImmByte | ImplicitOps | NearBranch),
4586         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4587         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4588         /* 0xF0 - 0xF7 */
4589         N, DI(ImplicitOps, icebp), N, N,
4590         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4591         G(ByteOp, group3), G(0, group3),
4592         /* 0xF8 - 0xFF */
4593         D(ImplicitOps), D(ImplicitOps),
4594         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4595         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4596 };
4597
4598 static const struct opcode twobyte_table[256] = {
4599         /* 0x00 - 0x0F */
4600         G(0, group6), GD(0, &group7), N, N,
4601         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4602         II(ImplicitOps | Priv, em_clts, clts), N,
4603         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4604         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4605         /* 0x10 - 0x1F */
4606         N, N, N, N, N, N, N, N,
4607         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4608         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4609         /* 0x20 - 0x2F */
4610         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4611         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4612         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4613                                                 check_cr_write),
4614         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4615                                                 check_dr_write),
4616         N, N, N, N,
4617         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4618         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4619         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4620         N, N, N, N,
4621         /* 0x30 - 0x3F */
4622         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4623         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4624         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4625         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4626         I(ImplicitOps | EmulateOnUD, em_sysenter),
4627         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4628         N, N,
4629         N, N, N, N, N, N, N, N,
4630         /* 0x40 - 0x4F */
4631         X16(D(DstReg | SrcMem | ModRM)),
4632         /* 0x50 - 0x5F */
4633         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4634         /* 0x60 - 0x6F */
4635         N, N, N, N,
4636         N, N, N, N,
4637         N, N, N, N,
4638         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4639         /* 0x70 - 0x7F */
4640         N, N, N, N,
4641         N, N, N, N,
4642         N, N, N, N,
4643         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4644         /* 0x80 - 0x8F */
4645         X16(D(SrcImm | NearBranch)),
4646         /* 0x90 - 0x9F */
4647         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4648         /* 0xA0 - 0xA7 */
4649         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4650         II(ImplicitOps, em_cpuid, cpuid),
4651         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4652         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4653         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4654         /* 0xA8 - 0xAF */
4655         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4656         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4657         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4658         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4659         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4660         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4661         /* 0xB0 - 0xB7 */
4662         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4663         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4664         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4665         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4666         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4667         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4668         /* 0xB8 - 0xBF */
4669         N, N,
4670         G(BitOp, group8),
4671         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4672         I(DstReg | SrcMem | ModRM, em_bsf_c),
4673         I(DstReg | SrcMem | ModRM, em_bsr_c),
4674         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4675         /* 0xC0 - 0xC7 */
4676         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4677         N, ID(0, &instr_dual_0f_c3),
4678         N, N, N, GD(0, &group9),
4679         /* 0xC8 - 0xCF */
4680         X8(I(DstReg, em_bswap)),
4681         /* 0xD0 - 0xDF */
4682         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4683         /* 0xE0 - 0xEF */
4684         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4685         N, N, N, N, N, N, N, N,
4686         /* 0xF0 - 0xFF */
4687         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4688 };
4689
4690 static const struct instr_dual instr_dual_0f_38_f0 = {
4691         I(DstReg | SrcMem | Mov, em_movbe), N
4692 };
4693
4694 static const struct instr_dual instr_dual_0f_38_f1 = {
4695         I(DstMem | SrcReg | Mov, em_movbe), N
4696 };
4697
4698 static const struct gprefix three_byte_0f_38_f0 = {
4699         ID(0, &instr_dual_0f_38_f0), N, N, N
4700 };
4701
4702 static const struct gprefix three_byte_0f_38_f1 = {
4703         ID(0, &instr_dual_0f_38_f1), N, N, N
4704 };
4705
4706 /*
4707  * Insns below are selected by the prefix which indexed by the third opcode
4708  * byte.
4709  */
4710 static const struct opcode opcode_map_0f_38[256] = {
4711         /* 0x00 - 0x7f */
4712         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4713         /* 0x80 - 0xef */
4714         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4715         /* 0xf0 - 0xf1 */
4716         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4717         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4718         /* 0xf2 - 0xff */
4719         N, N, X4(N), X8(N)
4720 };
4721
4722 #undef D
4723 #undef N
4724 #undef G
4725 #undef GD
4726 #undef I
4727 #undef GP
4728 #undef EXT
4729 #undef MD
4730 #undef ID
4731
4732 #undef D2bv
4733 #undef D2bvIP
4734 #undef I2bv
4735 #undef I2bvIP
4736 #undef I6ALU
4737
4738 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4739 {
4740         unsigned size;
4741
4742         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4743         if (size == 8)
4744                 size = 4;
4745         return size;
4746 }
4747
4748 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4749                       unsigned size, bool sign_extension)
4750 {
4751         int rc = X86EMUL_CONTINUE;
4752
4753         op->type = OP_IMM;
4754         op->bytes = size;
4755         op->addr.mem.ea = ctxt->_eip;
4756         /* NB. Immediates are sign-extended as necessary. */
4757         switch (op->bytes) {
4758         case 1:
4759                 op->val = insn_fetch(s8, ctxt);
4760                 break;
4761         case 2:
4762                 op->val = insn_fetch(s16, ctxt);
4763                 break;
4764         case 4:
4765                 op->val = insn_fetch(s32, ctxt);
4766                 break;
4767         case 8:
4768                 op->val = insn_fetch(s64, ctxt);
4769                 break;
4770         }
4771         if (!sign_extension) {
4772                 switch (op->bytes) {
4773                 case 1:
4774                         op->val &= 0xff;
4775                         break;
4776                 case 2:
4777                         op->val &= 0xffff;
4778                         break;
4779                 case 4:
4780                         op->val &= 0xffffffff;
4781                         break;
4782                 }
4783         }
4784 done:
4785         return rc;
4786 }
4787
4788 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4789                           unsigned d)
4790 {
4791         int rc = X86EMUL_CONTINUE;
4792
4793         switch (d) {
4794         case OpReg:
4795                 decode_register_operand(ctxt, op);
4796                 break;
4797         case OpImmUByte:
4798                 rc = decode_imm(ctxt, op, 1, false);
4799                 break;
4800         case OpMem:
4801                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4802         mem_common:
4803                 *op = ctxt->memop;
4804                 ctxt->memopp = op;
4805                 if (ctxt->d & BitOp)
4806                         fetch_bit_operand(ctxt);
4807                 op->orig_val = op->val;
4808                 break;
4809         case OpMem64:
4810                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4811                 goto mem_common;
4812         case OpAcc:
4813                 op->type = OP_REG;
4814                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4815                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4816                 fetch_register_operand(op);
4817                 op->orig_val = op->val;
4818                 break;
4819         case OpAccLo:
4820                 op->type = OP_REG;
4821                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4822                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4823                 fetch_register_operand(op);
4824                 op->orig_val = op->val;
4825                 break;
4826         case OpAccHi:
4827                 if (ctxt->d & ByteOp) {
4828                         op->type = OP_NONE;
4829                         break;
4830                 }
4831                 op->type = OP_REG;
4832                 op->bytes = ctxt->op_bytes;
4833                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4834                 fetch_register_operand(op);
4835                 op->orig_val = op->val;
4836                 break;
4837         case OpDI:
4838                 op->type = OP_MEM;
4839                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4840                 op->addr.mem.ea =
4841                         register_address(ctxt, VCPU_REGS_RDI);
4842                 op->addr.mem.seg = VCPU_SREG_ES;
4843                 op->val = 0;
4844                 op->count = 1;
4845                 break;
4846         case OpDX:
4847                 op->type = OP_REG;
4848                 op->bytes = 2;
4849                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4850                 fetch_register_operand(op);
4851                 break;
4852         case OpCL:
4853                 op->type = OP_IMM;
4854                 op->bytes = 1;
4855                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4856                 break;
4857         case OpImmByte:
4858                 rc = decode_imm(ctxt, op, 1, true);
4859                 break;
4860         case OpOne:
4861                 op->type = OP_IMM;
4862                 op->bytes = 1;
4863                 op->val = 1;
4864                 break;
4865         case OpImm:
4866                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4867                 break;
4868         case OpImm64:
4869                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4870                 break;
4871         case OpMem8:
4872                 ctxt->memop.bytes = 1;
4873                 if (ctxt->memop.type == OP_REG) {
4874                         ctxt->memop.addr.reg = decode_register(ctxt,
4875                                         ctxt->modrm_rm, true);
4876                         fetch_register_operand(&ctxt->memop);
4877                 }
4878                 goto mem_common;
4879         case OpMem16:
4880                 ctxt->memop.bytes = 2;
4881                 goto mem_common;
4882         case OpMem32:
4883                 ctxt->memop.bytes = 4;
4884                 goto mem_common;
4885         case OpImmU16:
4886                 rc = decode_imm(ctxt, op, 2, false);
4887                 break;
4888         case OpImmU:
4889                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4890                 break;
4891         case OpSI:
4892                 op->type = OP_MEM;
4893                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4894                 op->addr.mem.ea =
4895                         register_address(ctxt, VCPU_REGS_RSI);
4896                 op->addr.mem.seg = ctxt->seg_override;
4897                 op->val = 0;
4898                 op->count = 1;
4899                 break;
4900         case OpXLat:
4901                 op->type = OP_MEM;
4902                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4903                 op->addr.mem.ea =
4904                         address_mask(ctxt,
4905                                 reg_read(ctxt, VCPU_REGS_RBX) +
4906                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4907                 op->addr.mem.seg = ctxt->seg_override;
4908                 op->val = 0;
4909                 break;
4910         case OpImmFAddr:
4911                 op->type = OP_IMM;
4912                 op->addr.mem.ea = ctxt->_eip;
4913                 op->bytes = ctxt->op_bytes + 2;
4914                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4915                 break;
4916         case OpMemFAddr:
4917                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4918                 goto mem_common;
4919         case OpES:
4920                 op->type = OP_IMM;
4921                 op->val = VCPU_SREG_ES;
4922                 break;
4923         case OpCS:
4924                 op->type = OP_IMM;
4925                 op->val = VCPU_SREG_CS;
4926                 break;
4927         case OpSS:
4928                 op->type = OP_IMM;
4929                 op->val = VCPU_SREG_SS;
4930                 break;
4931         case OpDS:
4932                 op->type = OP_IMM;
4933                 op->val = VCPU_SREG_DS;
4934                 break;
4935         case OpFS:
4936                 op->type = OP_IMM;
4937                 op->val = VCPU_SREG_FS;
4938                 break;
4939         case OpGS:
4940                 op->type = OP_IMM;
4941                 op->val = VCPU_SREG_GS;
4942                 break;
4943         case OpImplicit:
4944                 /* Special instructions do their own operand decoding. */
4945         default:
4946                 op->type = OP_NONE; /* Disable writeback. */
4947                 break;
4948         }
4949
4950 done:
4951         return rc;
4952 }
4953
4954 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4955 {
4956         int rc = X86EMUL_CONTINUE;
4957         int mode = ctxt->mode;
4958         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4959         bool op_prefix = false;
4960         bool has_seg_override = false;
4961         struct opcode opcode;
4962
4963         ctxt->memop.type = OP_NONE;
4964         ctxt->memopp = NULL;
4965         ctxt->_eip = ctxt->eip;
4966         ctxt->fetch.ptr = ctxt->fetch.data;
4967         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4968         ctxt->opcode_len = 1;
4969         if (insn_len > 0)
4970                 memcpy(ctxt->fetch.data, insn, insn_len);
4971         else {
4972                 rc = __do_insn_fetch_bytes(ctxt, 1);
4973                 if (rc != X86EMUL_CONTINUE)
4974                         return rc;
4975         }
4976
4977         switch (mode) {
4978         case X86EMUL_MODE_REAL:
4979         case X86EMUL_MODE_VM86:
4980         case X86EMUL_MODE_PROT16:
4981                 def_op_bytes = def_ad_bytes = 2;
4982                 break;
4983         case X86EMUL_MODE_PROT32:
4984                 def_op_bytes = def_ad_bytes = 4;
4985                 break;
4986 #ifdef CONFIG_X86_64
4987         case X86EMUL_MODE_PROT64:
4988                 def_op_bytes = 4;
4989                 def_ad_bytes = 8;
4990                 break;
4991 #endif
4992         default:
4993                 return EMULATION_FAILED;
4994         }
4995
4996         ctxt->op_bytes = def_op_bytes;
4997         ctxt->ad_bytes = def_ad_bytes;
4998
4999         /* Legacy prefixes. */
5000         for (;;) {
5001                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
5002                 case 0x66:      /* operand-size override */
5003                         op_prefix = true;
5004                         /* switch between 2/4 bytes */
5005                         ctxt->op_bytes = def_op_bytes ^ 6;
5006                         break;
5007                 case 0x67:      /* address-size override */
5008                         if (mode == X86EMUL_MODE_PROT64)
5009                                 /* switch between 4/8 bytes */
5010                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
5011                         else
5012                                 /* switch between 2/4 bytes */
5013                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
5014                         break;
5015                 case 0x26:      /* ES override */
5016                 case 0x2e:      /* CS override */
5017                 case 0x36:      /* SS override */
5018                 case 0x3e:      /* DS override */
5019                         has_seg_override = true;
5020                         ctxt->seg_override = (ctxt->b >> 3) & 3;
5021                         break;
5022                 case 0x64:      /* FS override */
5023                 case 0x65:      /* GS override */
5024                         has_seg_override = true;
5025                         ctxt->seg_override = ctxt->b & 7;
5026                         break;
5027                 case 0x40 ... 0x4f: /* REX */
5028                         if (mode != X86EMUL_MODE_PROT64)
5029                                 goto done_prefixes;
5030                         ctxt->rex_prefix = ctxt->b;
5031                         continue;
5032                 case 0xf0:      /* LOCK */
5033                         ctxt->lock_prefix = 1;
5034                         break;
5035                 case 0xf2:      /* REPNE/REPNZ */
5036                 case 0xf3:      /* REP/REPE/REPZ */
5037                         ctxt->rep_prefix = ctxt->b;
5038                         break;
5039                 default:
5040                         goto done_prefixes;
5041                 }
5042
5043                 /* Any legacy prefix after a REX prefix nullifies its effect. */
5044
5045                 ctxt->rex_prefix = 0;
5046         }
5047
5048 done_prefixes:
5049
5050         /* REX prefix. */
5051         if (ctxt->rex_prefix & 8)
5052                 ctxt->op_bytes = 8;     /* REX.W */
5053
5054         /* Opcode byte(s). */
5055         opcode = opcode_table[ctxt->b];
5056         /* Two-byte opcode? */
5057         if (ctxt->b == 0x0f) {
5058                 ctxt->opcode_len = 2;
5059                 ctxt->b = insn_fetch(u8, ctxt);
5060                 opcode = twobyte_table[ctxt->b];
5061
5062                 /* 0F_38 opcode map */
5063                 if (ctxt->b == 0x38) {
5064                         ctxt->opcode_len = 3;
5065                         ctxt->b = insn_fetch(u8, ctxt);
5066                         opcode = opcode_map_0f_38[ctxt->b];
5067                 }
5068         }
5069         ctxt->d = opcode.flags;
5070
5071         if (ctxt->d & ModRM)
5072                 ctxt->modrm = insn_fetch(u8, ctxt);
5073
5074         /* vex-prefix instructions are not implemented */
5075         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
5076             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
5077                 ctxt->d = NotImpl;
5078         }
5079
5080         while (ctxt->d & GroupMask) {
5081                 switch (ctxt->d & GroupMask) {
5082                 case Group:
5083                         goffset = (ctxt->modrm >> 3) & 7;
5084                         opcode = opcode.u.group[goffset];
5085                         break;
5086                 case GroupDual:
5087                         goffset = (ctxt->modrm >> 3) & 7;
5088                         if ((ctxt->modrm >> 6) == 3)
5089                                 opcode = opcode.u.gdual->mod3[goffset];
5090                         else
5091                                 opcode = opcode.u.gdual->mod012[goffset];
5092                         break;
5093                 case RMExt:
5094                         goffset = ctxt->modrm & 7;
5095                         opcode = opcode.u.group[goffset];
5096                         break;
5097                 case Prefix:
5098                         if (ctxt->rep_prefix && op_prefix)
5099                                 return EMULATION_FAILED;
5100                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
5101                         switch (simd_prefix) {
5102                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
5103                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
5104                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
5105                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
5106                         }
5107                         break;
5108                 case Escape:
5109                         if (ctxt->modrm > 0xbf)
5110                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
5111                         else
5112                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
5113                         break;
5114                 case InstrDual:
5115                         if ((ctxt->modrm >> 6) == 3)
5116                                 opcode = opcode.u.idual->mod3;
5117                         else
5118                                 opcode = opcode.u.idual->mod012;
5119                         break;
5120                 case ModeDual:
5121                         if (ctxt->mode == X86EMUL_MODE_PROT64)
5122                                 opcode = opcode.u.mdual->mode64;
5123                         else
5124                                 opcode = opcode.u.mdual->mode32;
5125                         break;
5126                 default:
5127                         return EMULATION_FAILED;
5128                 }
5129
5130                 ctxt->d &= ~(u64)GroupMask;
5131                 ctxt->d |= opcode.flags;
5132         }
5133
5134         /* Unrecognised? */
5135         if (ctxt->d == 0)
5136                 return EMULATION_FAILED;
5137
5138         ctxt->execute = opcode.u.execute;
5139
5140         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
5141                 return EMULATION_FAILED;
5142
5143         if (unlikely(ctxt->d &
5144             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
5145              No16))) {
5146                 /*
5147                  * These are copied unconditionally here, and checked unconditionally
5148                  * in x86_emulate_insn.
5149                  */
5150                 ctxt->check_perm = opcode.check_perm;
5151                 ctxt->intercept = opcode.intercept;
5152
5153                 if (ctxt->d & NotImpl)
5154                         return EMULATION_FAILED;
5155
5156                 if (mode == X86EMUL_MODE_PROT64) {
5157                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
5158                                 ctxt->op_bytes = 8;
5159                         else if (ctxt->d & NearBranch)
5160                                 ctxt->op_bytes = 8;
5161                 }
5162
5163                 if (ctxt->d & Op3264) {
5164                         if (mode == X86EMUL_MODE_PROT64)
5165                                 ctxt->op_bytes = 8;
5166                         else
5167                                 ctxt->op_bytes = 4;
5168                 }
5169
5170                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5171                         ctxt->op_bytes = 4;
5172
5173                 if (ctxt->d & Sse)
5174                         ctxt->op_bytes = 16;
5175                 else if (ctxt->d & Mmx)
5176                         ctxt->op_bytes = 8;
5177         }
5178
5179         /* ModRM and SIB bytes. */
5180         if (ctxt->d & ModRM) {
5181                 rc = decode_modrm(ctxt, &ctxt->memop);
5182                 if (!has_seg_override) {
5183                         has_seg_override = true;
5184                         ctxt->seg_override = ctxt->modrm_seg;
5185                 }
5186         } else if (ctxt->d & MemAbs)
5187                 rc = decode_abs(ctxt, &ctxt->memop);
5188         if (rc != X86EMUL_CONTINUE)
5189                 goto done;
5190
5191         if (!has_seg_override)
5192                 ctxt->seg_override = VCPU_SREG_DS;
5193
5194         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5195
5196         /*
5197          * Decode and fetch the source operand: register, memory
5198          * or immediate.
5199          */
5200         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5201         if (rc != X86EMUL_CONTINUE)
5202                 goto done;
5203
5204         /*
5205          * Decode and fetch the second source operand: register, memory
5206          * or immediate.
5207          */
5208         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5209         if (rc != X86EMUL_CONTINUE)
5210                 goto done;
5211
5212         /* Decode and fetch the destination operand: register or memory. */
5213         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5214
5215         if (ctxt->rip_relative && likely(ctxt->memopp))
5216                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5217                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5218
5219 done:
5220         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5221 }
5222
5223 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5224 {
5225         return ctxt->d & PageTable;
5226 }
5227
5228 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5229 {
5230         /* The second termination condition only applies for REPE
5231          * and REPNE. Test if the repeat string operation prefix is
5232          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5233          * corresponding termination condition according to:
5234          *      - if REPE/REPZ and ZF = 0 then done
5235          *      - if REPNE/REPNZ and ZF = 1 then done
5236          */
5237         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5238              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5239             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5240                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5241                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5242                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5243                 return true;
5244
5245         return false;
5246 }
5247
5248 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5249 {
5250         int rc;
5251
5252         ctxt->ops->get_fpu(ctxt);
5253         rc = asm_safe("fwait");
5254         ctxt->ops->put_fpu(ctxt);
5255
5256         if (unlikely(rc != X86EMUL_CONTINUE))
5257                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5258
5259         return X86EMUL_CONTINUE;
5260 }
5261
5262 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
5263                                        struct operand *op)
5264 {
5265         if (op->type == OP_MM)
5266                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
5267 }
5268
5269 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
5270 {
5271         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5272         if (!(ctxt->d & ByteOp))
5273                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5274         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
5275             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5276               [fastop]"+S"(fop)
5277             : "c"(ctxt->src2.val));
5278         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5279         if (!fop) /* exception is returned in fop variable */
5280                 return emulate_de(ctxt);
5281         return X86EMUL_CONTINUE;
5282 }
5283
5284 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5285 {
5286         memset(&ctxt->rip_relative, 0,
5287                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5288
5289         ctxt->io_read.pos = 0;
5290         ctxt->io_read.end = 0;
5291         ctxt->mem_read.end = 0;
5292 }
5293
5294 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5295 {
5296         const struct x86_emulate_ops *ops = ctxt->ops;
5297         int rc = X86EMUL_CONTINUE;
5298         int saved_dst_type = ctxt->dst.type;
5299
5300         ctxt->mem_read.pos = 0;
5301
5302         /* LOCK prefix is allowed only with some instructions */
5303         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5304                 rc = emulate_ud(ctxt);
5305                 goto done;
5306         }
5307
5308         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5309                 rc = emulate_ud(ctxt);
5310                 goto done;
5311         }
5312
5313         if (unlikely(ctxt->d &
5314                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5315                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5316                                 (ctxt->d & Undefined)) {
5317                         rc = emulate_ud(ctxt);
5318                         goto done;
5319                 }
5320
5321                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5322                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5323                         rc = emulate_ud(ctxt);
5324                         goto done;
5325                 }
5326
5327                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5328                         rc = emulate_nm(ctxt);
5329                         goto done;
5330                 }
5331
5332                 if (ctxt->d & Mmx) {
5333                         rc = flush_pending_x87_faults(ctxt);
5334                         if (rc != X86EMUL_CONTINUE)
5335                                 goto done;
5336                         /*
5337                          * Now that we know the fpu is exception safe, we can fetch
5338                          * operands from it.
5339                          */
5340                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
5341                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
5342                         if (!(ctxt->d & Mov))
5343                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
5344                 }
5345
5346                 if (unlikely(ctxt->emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5347                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5348                                                       X86_ICPT_PRE_EXCEPT);
5349                         if (rc != X86EMUL_CONTINUE)
5350                                 goto done;
5351                 }
5352
5353                 /* Instruction can only be executed in protected mode */
5354                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5355                         rc = emulate_ud(ctxt);
5356                         goto done;
5357                 }
5358
5359                 /* Privileged instruction can be executed only in CPL=0 */
5360                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5361                         if (ctxt->d & PrivUD)
5362                                 rc = emulate_ud(ctxt);
5363                         else
5364                                 rc = emulate_gp(ctxt, 0);
5365                         goto done;
5366                 }
5367
5368                 /* Do instruction specific permission checks */
5369                 if (ctxt->d & CheckPerm) {
5370                         rc = ctxt->check_perm(ctxt);
5371                         if (rc != X86EMUL_CONTINUE)
5372                                 goto done;
5373                 }
5374
5375                 if (unlikely(ctxt->emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5376                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5377                                                       X86_ICPT_POST_EXCEPT);
5378                         if (rc != X86EMUL_CONTINUE)
5379                                 goto done;
5380                 }
5381
5382                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5383                         /* All REP prefixes have the same first termination condition */
5384                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5385                                 string_registers_quirk(ctxt);
5386                                 ctxt->eip = ctxt->_eip;
5387                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5388                                 goto done;
5389                         }
5390                 }
5391         }
5392
5393         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5394                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5395                                     ctxt->src.valptr, ctxt->src.bytes);
5396                 if (rc != X86EMUL_CONTINUE)
5397                         goto done;
5398                 ctxt->src.orig_val64 = ctxt->src.val64;
5399         }
5400
5401         if (ctxt->src2.type == OP_MEM) {
5402                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5403                                     &ctxt->src2.val, ctxt->src2.bytes);
5404                 if (rc != X86EMUL_CONTINUE)
5405                         goto done;
5406         }
5407
5408         if ((ctxt->d & DstMask) == ImplicitOps)
5409                 goto special_insn;
5410
5411
5412         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5413                 /* optimisation - avoid slow emulated read if Mov */
5414                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5415                                    &ctxt->dst.val, ctxt->dst.bytes);
5416                 if (rc != X86EMUL_CONTINUE) {
5417                         if (!(ctxt->d & NoWrite) &&
5418                             rc == X86EMUL_PROPAGATE_FAULT &&
5419                             ctxt->exception.vector == PF_VECTOR)
5420                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5421                         goto done;
5422                 }
5423         }
5424         /* Copy full 64-bit value for CMPXCHG8B.  */
5425         ctxt->dst.orig_val64 = ctxt->dst.val64;
5426
5427 special_insn:
5428
5429         if (unlikely(ctxt->emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5430                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5431                                               X86_ICPT_POST_MEMACCESS);
5432                 if (rc != X86EMUL_CONTINUE)
5433                         goto done;
5434         }
5435
5436         if (ctxt->rep_prefix && (ctxt->d & String))
5437                 ctxt->eflags |= X86_EFLAGS_RF;
5438         else
5439                 ctxt->eflags &= ~X86_EFLAGS_RF;
5440
5441         if (ctxt->execute) {
5442                 if (ctxt->d & Fastop) {
5443                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
5444                         rc = fastop(ctxt, fop);
5445                         if (rc != X86EMUL_CONTINUE)
5446                                 goto done;
5447                         goto writeback;
5448                 }
5449                 rc = ctxt->execute(ctxt);
5450                 if (rc != X86EMUL_CONTINUE)
5451                         goto done;
5452                 goto writeback;
5453         }
5454
5455         if (ctxt->opcode_len == 2)
5456                 goto twobyte_insn;
5457         else if (ctxt->opcode_len == 3)
5458                 goto threebyte_insn;
5459
5460         switch (ctxt->b) {
5461         case 0x70 ... 0x7f: /* jcc (short) */
5462                 if (test_cc(ctxt->b, ctxt->eflags))
5463                         rc = jmp_rel(ctxt, ctxt->src.val);
5464                 break;
5465         case 0x8d: /* lea r16/r32, m */
5466                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5467                 break;
5468         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5469                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5470                         ctxt->dst.type = OP_NONE;
5471                 else
5472                         rc = em_xchg(ctxt);
5473                 break;
5474         case 0x98: /* cbw/cwde/cdqe */
5475                 switch (ctxt->op_bytes) {
5476                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5477                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5478                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5479                 }
5480                 break;
5481         case 0xcc:              /* int3 */
5482                 rc = emulate_int(ctxt, 3);
5483                 break;
5484         case 0xcd:              /* int n */
5485                 rc = emulate_int(ctxt, ctxt->src.val);
5486                 break;
5487         case 0xce:              /* into */
5488                 if (ctxt->eflags & X86_EFLAGS_OF)
5489                         rc = emulate_int(ctxt, 4);
5490                 break;
5491         case 0xe9: /* jmp rel */
5492         case 0xeb: /* jmp rel short */
5493                 rc = jmp_rel(ctxt, ctxt->src.val);
5494                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5495                 break;
5496         case 0xf4:              /* hlt */
5497                 ctxt->ops->halt(ctxt);
5498                 break;
5499         case 0xf5:      /* cmc */
5500                 /* complement carry flag from eflags reg */
5501                 ctxt->eflags ^= X86_EFLAGS_CF;
5502                 break;
5503         case 0xf8: /* clc */
5504                 ctxt->eflags &= ~X86_EFLAGS_CF;
5505                 break;
5506         case 0xf9: /* stc */
5507                 ctxt->eflags |= X86_EFLAGS_CF;
5508                 break;
5509         case 0xfc: /* cld */
5510                 ctxt->eflags &= ~X86_EFLAGS_DF;
5511                 break;
5512         case 0xfd: /* std */
5513                 ctxt->eflags |= X86_EFLAGS_DF;
5514                 break;
5515         default:
5516                 goto cannot_emulate;
5517         }
5518
5519         if (rc != X86EMUL_CONTINUE)
5520                 goto done;
5521
5522 writeback:
5523         if (ctxt->d & SrcWrite) {
5524                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5525                 rc = writeback(ctxt, &ctxt->src);
5526                 if (rc != X86EMUL_CONTINUE)
5527                         goto done;
5528         }
5529         if (!(ctxt->d & NoWrite)) {
5530                 rc = writeback(ctxt, &ctxt->dst);
5531                 if (rc != X86EMUL_CONTINUE)
5532                         goto done;
5533         }
5534
5535         /*
5536          * restore dst type in case the decoding will be reused
5537          * (happens for string instruction )
5538          */
5539         ctxt->dst.type = saved_dst_type;
5540
5541         if ((ctxt->d & SrcMask) == SrcSI)
5542                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5543
5544         if ((ctxt->d & DstMask) == DstDI)
5545                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5546
5547         if (ctxt->rep_prefix && (ctxt->d & String)) {
5548                 unsigned int count;
5549                 struct read_cache *r = &ctxt->io_read;
5550                 if ((ctxt->d & SrcMask) == SrcSI)
5551                         count = ctxt->src.count;
5552                 else
5553                         count = ctxt->dst.count;
5554                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5555
5556                 if (!string_insn_completed(ctxt)) {
5557                         /*
5558                          * Re-enter guest when pio read ahead buffer is empty
5559                          * or, if it is not used, after each 1024 iteration.
5560                          */
5561                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5562                             (r->end == 0 || r->end != r->pos)) {
5563                                 /*
5564                                  * Reset read cache. Usually happens before
5565                                  * decode, but since instruction is restarted
5566                                  * we have to do it here.
5567                                  */
5568                                 ctxt->mem_read.end = 0;
5569                                 writeback_registers(ctxt);
5570                                 return EMULATION_RESTART;
5571                         }
5572                         goto done; /* skip rip writeback */
5573                 }
5574                 ctxt->eflags &= ~X86_EFLAGS_RF;
5575         }
5576
5577         ctxt->eip = ctxt->_eip;
5578
5579 done:
5580         if (rc == X86EMUL_PROPAGATE_FAULT) {
5581                 WARN_ON(ctxt->exception.vector > 0x1f);
5582                 ctxt->have_exception = true;
5583         }
5584         if (rc == X86EMUL_INTERCEPTED)
5585                 return EMULATION_INTERCEPTED;
5586
5587         if (rc == X86EMUL_CONTINUE)
5588                 writeback_registers(ctxt);
5589
5590         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5591
5592 twobyte_insn:
5593         switch (ctxt->b) {
5594         case 0x09:              /* wbinvd */
5595                 (ctxt->ops->wbinvd)(ctxt);
5596                 break;
5597         case 0x08:              /* invd */
5598         case 0x0d:              /* GrpP (prefetch) */
5599         case 0x18:              /* Grp16 (prefetch/nop) */
5600         case 0x1f:              /* nop */
5601                 break;
5602         case 0x20: /* mov cr, reg */
5603                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5604                 break;
5605         case 0x21: /* mov from dr to reg */
5606                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5607                 break;
5608         case 0x40 ... 0x4f:     /* cmov */
5609                 if (test_cc(ctxt->b, ctxt->eflags))
5610                         ctxt->dst.val = ctxt->src.val;
5611                 else if (ctxt->op_bytes != 4)
5612                         ctxt->dst.type = OP_NONE; /* no writeback */
5613                 break;
5614         case 0x80 ... 0x8f: /* jnz rel, etc*/
5615                 if (test_cc(ctxt->b, ctxt->eflags))
5616                         rc = jmp_rel(ctxt, ctxt->src.val);
5617                 break;
5618         case 0x90 ... 0x9f:     /* setcc r/m8 */
5619                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5620                 break;
5621         case 0xb6 ... 0xb7:     /* movzx */
5622                 ctxt->dst.bytes = ctxt->op_bytes;
5623                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5624                                                        : (u16) ctxt->src.val;
5625                 break;
5626         case 0xbe ... 0xbf:     /* movsx */
5627                 ctxt->dst.bytes = ctxt->op_bytes;
5628                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5629                                                         (s16) ctxt->src.val;
5630                 break;
5631         default:
5632                 goto cannot_emulate;
5633         }
5634
5635 threebyte_insn:
5636
5637         if (rc != X86EMUL_CONTINUE)
5638                 goto done;
5639
5640         goto writeback;
5641
5642 cannot_emulate:
5643         return EMULATION_FAILED;
5644 }
5645
5646 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5647 {
5648         invalidate_registers(ctxt);
5649 }
5650
5651 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5652 {
5653         writeback_registers(ctxt);
5654 }