kernel/arch/x86/kernel/early-quirks.c

   1 /* Various workarounds for chipset bugs.
   2    This code runs very early and can't use the regular PCI subsystem
   3    The entries are keyed to PCI bridges which usually identify chipsets
   4    uniquely.
   5    This is only for whole classes of chipsets with specific problems which
   6    need early invasive action (e.g. before the timers are initialized).
   7    Most PCI device specific workarounds can be done later and should be
   8    in standard PCI quirks
   9    Mainboard specific bugs should be handled by DMI entries.
  10    CPU specific bugs in setup.c */
  11
  12 #include <linux/pci.h>
  13 #include <linux/acpi.h>
  14 #include <linux/delay.h>
  15 #include <linux/dmi.h>
  16 #include <linux/pci_ids.h>
  17 #include <linux/bcma/bcma.h>
  18 #include <linux/bcma/bcma_regs.h>
  19 #include <drm/i915_drm.h>
  20 #include <asm/pci-direct.h>
  21 #include <asm/dma.h>
  22 #include <asm/io_apic.h>
  23 #include <asm/apic.h>
  24 #include <asm/hpet.h>
  25 #include <asm/iommu.h>
  26 #include <asm/gart.h>
  27 #include <asm/irq_remapping.h>
  28 #include <asm/early_ioremap.h>
  29
  30 #define dev_err(msg)  pr_err("pci 0000:%02x:%02x.%d: %s", bus, slot, func, msg)
  31
  32 static void __init fix_hypertransport_config(int num, int slot, int func)
  33 {
  34         u32 htcfg;
  35         /*
  36          * we found a hypertransport bus
  37          * make sure that we are broadcasting
  38          * interrupts to all cpus on the ht bus
  39          * if we're using extended apic ids
  40          */
  41         htcfg = read_pci_config(num, slot, func, 0x68);
  42         if (htcfg & (1 << 18)) {
  43                 printk(KERN_INFO "Detected use of extended apic ids "
  44                                  "on hypertransport bus\n");
  45                 if ((htcfg & (1 << 17)) == 0) {
  46                         printk(KERN_INFO "Enabling hypertransport extended "
  47                                          "apic interrupt broadcast\n");
  48                         printk(KERN_INFO "Note this is a bios bug, "
  49                                          "please contact your hw vendor\n");
  50                         htcfg |= (1 << 17);
  51                         write_pci_config(num, slot, func, 0x68, htcfg);
  52                 }
  53         }
  54
  55
  56 }
  57
  58 static void __init via_bugs(int  num, int slot, int func)
  59 {
  60 #ifdef CONFIG_GART_IOMMU
  61         if ((max_pfn > MAX_DMA32_PFN ||  force_iommu) &&
  62             !gart_iommu_aperture_allowed) {
  63                 printk(KERN_INFO
  64                        "Looks like a VIA chipset. Disabling IOMMU."
  65                        " Override with iommu=allowed\n");
  66                 gart_iommu_aperture_disabled = 1;
  67         }
  68 #endif
  69 }
  70
  71 #ifdef CONFIG_ACPI
  72 #ifdef CONFIG_X86_IO_APIC
  73
  74 static int __init nvidia_hpet_check(struct acpi_table_header *header)
  75 {
  76         return 0;
  77 }
  78 #endif /* CONFIG_X86_IO_APIC */
  79 #endif /* CONFIG_ACPI */
  80
  81 static void __init nvidia_bugs(int num, int slot, int func)
  82 {
  83 #ifdef CONFIG_ACPI
  84 #ifdef CONFIG_X86_IO_APIC
  85         /*
  86          * Only applies to Nvidia root ports (bus 0) and not to
  87          * Nvidia graphics cards with PCI ports on secondary buses.
  88          */
  89         if (num)
  90                 return;
  91
  92         /*
  93          * All timer overrides on Nvidia are
  94          * wrong unless HPET is enabled.
  95          * Unfortunately that's not true on many Asus boards.
  96          * We don't know yet how to detect this automatically, but
  97          * at least allow a command line override.
  98          */
  99         if (acpi_use_timer_override)
 100                 return;
 101
 102         if (acpi_table_parse(ACPI_SIG_HPET, nvidia_hpet_check)) {
 103                 acpi_skip_timer_override = 1;
 104                 printk(KERN_INFO "Nvidia board "
 105                        "detected. Ignoring ACPI "
 106                        "timer override.\n");
 107                 printk(KERN_INFO "If you got timer trouble "
 108                         "try acpi_use_timer_override\n");
 109         }
 110 #endif
 111 #endif
 112         /* RED-PEN skip them on mptables too? */
 113
 114 }
 115
 116 #if defined(CONFIG_ACPI) && defined(CONFIG_X86_IO_APIC)
 117 static u32 __init ati_ixp4x0_rev(int num, int slot, int func)
 118 {
 119         u32 d;
 120         u8  b;
 121
 122         b = read_pci_config_byte(num, slot, func, 0xac);
 123         b &= ~(1<<5);
 124         write_pci_config_byte(num, slot, func, 0xac, b);
 125
 126         d = read_pci_config(num, slot, func, 0x70);
 127         d |= 1<<8;
 128         write_pci_config(num, slot, func, 0x70, d);
 129
 130         d = read_pci_config(num, slot, func, 0x8);
 131         d &= 0xff;
 132         return d;
 133 }
 134
 135 static void __init ati_bugs(int num, int slot, int func)
 136 {
 137         u32 d;
 138         u8  b;
 139
 140         if (acpi_use_timer_override)
 141                 return;
 142
 143         d = ati_ixp4x0_rev(num, slot, func);
 144         if (d  < 0x82)
 145                 acpi_skip_timer_override = 1;
 146         else {
 147                 /* check for IRQ0 interrupt swap */
 148                 outb(0x72, 0xcd6); b = inb(0xcd7);
 149                 if (!(b & 0x2))
 150                         acpi_skip_timer_override = 1;
 151         }
 152
 153         if (acpi_skip_timer_override) {
 154                 printk(KERN_INFO "SB4X0 revision 0x%x\n", d);
 155                 printk(KERN_INFO "Ignoring ACPI timer override.\n");
 156                 printk(KERN_INFO "If you got timer trouble "
 157                        "try acpi_use_timer_override\n");
 158         }
 159 }
 160
 161 static u32 __init ati_sbx00_rev(int num, int slot, int func)
 162 {
 163         u32 d;
 164
 165         d = read_pci_config(num, slot, func, 0x8);
 166         d &= 0xff;
 167
 168         return d;
 169 }
 170
 171 static void __init ati_bugs_contd(int num, int slot, int func)
 172 {
 173         u32 d, rev;
 174
 175         rev = ati_sbx00_rev(num, slot, func);
 176         if (rev >= 0x40)
 177                 acpi_fix_pin2_polarity = 1;
 178
 179         /*
 180          * SB600: revisions 0x11, 0x12, 0x13, 0x14, ...
 181          * SB700: revisions 0x39, 0x3a, ...
 182          * SB800: revisions 0x40, 0x41, ...
 183          */
 184         if (rev >= 0x39)
 185                 return;
 186
 187         if (acpi_use_timer_override)
 188                 return;
 189
 190         /* check for IRQ0 interrupt swap */
 191         d = read_pci_config(num, slot, func, 0x64);
 192         if (!(d & (1<<14)))
 193                 acpi_skip_timer_override = 1;
 194
 195         if (acpi_skip_timer_override) {
 196                 printk(KERN_INFO "SB600 revision 0x%x\n", rev);
 197                 printk(KERN_INFO "Ignoring ACPI timer override.\n");
 198                 printk(KERN_INFO "If you got timer trouble "
 199                        "try acpi_use_timer_override\n");
 200         }
 201 }
 202 #else
 203 static void __init ati_bugs(int num, int slot, int func)
 204 {
 205 }
 206
 207 static void __init ati_bugs_contd(int num, int slot, int func)
 208 {
 209 }
 210 #endif
 211
 212 static void __init intel_remapping_check(int num, int slot, int func)
 213 {
 214         u8 revision;
 215         u16 device;
 216
 217         device = read_pci_config_16(num, slot, func, PCI_DEVICE_ID);
 218         revision = read_pci_config_byte(num, slot, func, PCI_REVISION_ID);
 219
 220         /*
 221          * Revision <= 13 of all triggering devices id in this quirk
 222          * have a problem draining interrupts when irq remapping is
 223          * enabled, and should be flagged as broken. Additionally
 224          * revision 0x22 of device id 0x3405 has this problem.
 225          */
 226         if (revision <= 0x13)
 227                 set_irq_remapping_broken();
 228         else if (device == 0x3405 && revision == 0x22)
 229                 set_irq_remapping_broken();
 230 }
 231
 232 /*
 233  * Systems with Intel graphics controllers set aside memory exclusively
 234  * for gfx driver use.  This memory is not marked in the E820 as reserved
 235  * or as RAM, and so is subject to overlap from E820 manipulation later
 236  * in the boot process.  On some systems, MMIO space is allocated on top,
 237  * despite the efforts of the "RAM buffer" approach, which simply rounds
 238  * memory boundaries up to 64M to try to catch space that may decode
 239  * as RAM and so is not suitable for MMIO.
 240  *
 241  * And yes, so far on current devices the base addr is always under 4G.
 242  */
 243 static u32 __init intel_stolen_base(int num, int slot, int func, size_t stolen_size)
 244 {
 245         u32 base;
 246
 247         /*
 248          * For the PCI IDs in this quirk, the stolen base is always
 249          * in 0x5c, aka the BDSM register (yes that's really what
 250          * it's called).
 251          */
 252         base = read_pci_config(num, slot, func, 0x5c);
 253         base &= ~((1<<20) - 1);
 254
 255         return base;
 256 }
 257
 258 #define KB(x)   ((x) * 1024UL)
 259 #define MB(x)   (KB (KB (x)))
 260 #define GB(x)   (MB (KB (x)))
 261
 262 static size_t __init i830_tseg_size(void)
 263 {
 264         u8 tmp = read_pci_config_byte(0, 0, 0, I830_ESMRAMC);
 265
 266         if (!(tmp & TSEG_ENABLE))
 267                 return 0;
 268
 269         if (tmp & I830_TSEG_SIZE_1M)
 270                 return MB(1);
 271         else
 272                 return KB(512);
 273 }
 274
 275 static size_t __init i845_tseg_size(void)
 276 {
 277         u8 tmp = read_pci_config_byte(0, 0, 0, I845_ESMRAMC);
 278
 279         if (!(tmp & TSEG_ENABLE))
 280                 return 0;
 281
 282         switch (tmp & I845_TSEG_SIZE_MASK) {
 283         case I845_TSEG_SIZE_512K:
 284                 return KB(512);
 285         case I845_TSEG_SIZE_1M:
 286                 return MB(1);
 287         default:
 288                 WARN_ON(1);
 289                 return 0;
 290         }
 291 }
 292
 293 static size_t __init i85x_tseg_size(void)
 294 {
 295         u8 tmp = read_pci_config_byte(0, 0, 0, I85X_ESMRAMC);
 296
 297         if (!(tmp & TSEG_ENABLE))
 298                 return 0;
 299
 300         return MB(1);
 301 }
 302
 303 static size_t __init i830_mem_size(void)
 304 {
 305         return read_pci_config_byte(0, 0, 0, I830_DRB3) * MB(32);
 306 }
 307
 308 static size_t __init i85x_mem_size(void)
 309 {
 310         return read_pci_config_byte(0, 0, 1, I85X_DRB3) * MB(32);
 311 }
 312
 313 /*
 314  * On 830/845/85x the stolen memory base isn't available in any
 315  * register. We need to calculate it as TOM-TSEG_SIZE-stolen_size.
 316  */
 317 static u32 __init i830_stolen_base(int num, int slot, int func, size_t stolen_size)
 318 {
 319         return i830_mem_size() - i830_tseg_size() - stolen_size;
 320 }
 321
 322 static u32 __init i845_stolen_base(int num, int slot, int func, size_t stolen_size)
 323 {
 324         return i830_mem_size() - i845_tseg_size() - stolen_size;
 325 }
 326
 327 static u32 __init i85x_stolen_base(int num, int slot, int func, size_t stolen_size)
 328 {
 329         return i85x_mem_size() - i85x_tseg_size() - stolen_size;
 330 }
 331
 332 static u32 __init i865_stolen_base(int num, int slot, int func, size_t stolen_size)
 333 {
 334         u16 toud = 0;
 335
 336         toud = read_pci_config_16(0, 0, 0, I865_TOUD);
 337
 338         return (phys_addr_t)(toud << 16) + i845_tseg_size();
 339 }
 340
 341 static size_t __init i830_stolen_size(int num, int slot, int func)
 342 {
 343         size_t stolen_size;
 344         u16 gmch_ctrl;
 345
 346         gmch_ctrl = read_pci_config_16(0, 0, 0, I830_GMCH_CTRL);
 347
 348         switch (gmch_ctrl & I830_GMCH_GMS_MASK) {
 349         case I830_GMCH_GMS_STOLEN_512:
 350                 stolen_size = KB(512);
 351                 break;
 352         case I830_GMCH_GMS_STOLEN_1024:
 353                 stolen_size = MB(1);
 354                 break;
 355         case I830_GMCH_GMS_STOLEN_8192:
 356                 stolen_size = MB(8);
 357                 break;
 358         case I830_GMCH_GMS_LOCAL:
 359                 /* local memory isn't part of the normal address space */
 360                 stolen_size = 0;
 361                 break;
 362         default:
 363                 return 0;
 364         }
 365
 366         return stolen_size;
 367 }
 368
 369 static size_t __init gen3_stolen_size(int num, int slot, int func)
 370 {
 371         size_t stolen_size;
 372         u16 gmch_ctrl;
 373
 374         gmch_ctrl = read_pci_config_16(0, 0, 0, I830_GMCH_CTRL);
 375
 376         switch (gmch_ctrl & I855_GMCH_GMS_MASK) {
 377         case I855_GMCH_GMS_STOLEN_1M:
 378                 stolen_size = MB(1);
 379                 break;
 380         case I855_GMCH_GMS_STOLEN_4M:
 381                 stolen_size = MB(4);
 382                 break;
 383         case I855_GMCH_GMS_STOLEN_8M:
 384                 stolen_size = MB(8);
 385                 break;
 386         case I855_GMCH_GMS_STOLEN_16M:
 387                 stolen_size = MB(16);
 388                 break;
 389         case I855_GMCH_GMS_STOLEN_32M:
 390                 stolen_size = MB(32);
 391                 break;
 392         case I915_GMCH_GMS_STOLEN_48M:
 393                 stolen_size = MB(48);
 394                 break;
 395         case I915_GMCH_GMS_STOLEN_64M:
 396                 stolen_size = MB(64);
 397                 break;
 398         case G33_GMCH_GMS_STOLEN_128M:
 399                 stolen_size = MB(128);
 400                 break;
 401         case G33_GMCH_GMS_STOLEN_256M:
 402                 stolen_size = MB(256);
 403                 break;
 404         case INTEL_GMCH_GMS_STOLEN_96M:
 405                 stolen_size = MB(96);
 406                 break;
 407         case INTEL_GMCH_GMS_STOLEN_160M:
 408                 stolen_size = MB(160);
 409                 break;
 410         case INTEL_GMCH_GMS_STOLEN_224M:
 411                 stolen_size = MB(224);
 412                 break;
 413         case INTEL_GMCH_GMS_STOLEN_352M:
 414                 stolen_size = MB(352);
 415                 break;
 416         default:
 417                 stolen_size = 0;
 418                 break;
 419         }
 420
 421         return stolen_size;
 422 }
 423
 424 static size_t __init gen6_stolen_size(int num, int slot, int func)
 425 {
 426         u16 gmch_ctrl;
 427
 428         gmch_ctrl = read_pci_config_16(num, slot, func, SNB_GMCH_CTRL);
 429         gmch_ctrl >>= SNB_GMCH_GMS_SHIFT;
 430         gmch_ctrl &= SNB_GMCH_GMS_MASK;
 431
 432         return gmch_ctrl << 25; /* 32 MB units */
 433 }
 434
 435 static size_t __init gen8_stolen_size(int num, int slot, int func)
 436 {
 437         u16 gmch_ctrl;
 438
 439         gmch_ctrl = read_pci_config_16(num, slot, func, SNB_GMCH_CTRL);
 440         gmch_ctrl >>= BDW_GMCH_GMS_SHIFT;
 441         gmch_ctrl &= BDW_GMCH_GMS_MASK;
 442         return gmch_ctrl << 25; /* 32 MB units */
 443 }
 444
 445 static size_t __init chv_stolen_size(int num, int slot, int func)
 446 {
 447         u16 gmch_ctrl;
 448
 449         gmch_ctrl = read_pci_config_16(num, slot, func, SNB_GMCH_CTRL);
 450         gmch_ctrl >>= SNB_GMCH_GMS_SHIFT;
 451         gmch_ctrl &= SNB_GMCH_GMS_MASK;
 452
 453         /*
 454          * 0x0  to 0x10: 32MB increments starting at 0MB
 455          * 0x11 to 0x16: 4MB increments starting at 8MB
 456          * 0x17 to 0x1d: 4MB increments start at 36MB
 457          */
 458         if (gmch_ctrl < 0x11)
 459                 return gmch_ctrl << 25;
 460         else if (gmch_ctrl < 0x17)
 461                 return (gmch_ctrl - 0x11 + 2) << 22;
 462         else
 463                 return (gmch_ctrl - 0x17 + 9) << 22;
 464 }
 465
 466 struct intel_stolen_funcs {
 467         size_t (*size)(int num, int slot, int func);
 468         u32 (*base)(int num, int slot, int func, size_t size);
 469 };
 470
 471 static size_t __init gen9_stolen_size(int num, int slot, int func)
 472 {
 473         u16 gmch_ctrl;
 474
 475         gmch_ctrl = read_pci_config_16(num, slot, func, SNB_GMCH_CTRL);
 476         gmch_ctrl >>= BDW_GMCH_GMS_SHIFT;
 477         gmch_ctrl &= BDW_GMCH_GMS_MASK;
 478
 479         if (gmch_ctrl < 0xf0)
 480                 return gmch_ctrl << 25; /* 32 MB units */
 481         else
 482                 /* 4MB increments starting at 0xf0 for 4MB */
 483                 return (gmch_ctrl - 0xf0 + 1) << 22;
 484 }
 485
 486 typedef size_t (*stolen_size_fn)(int num, int slot, int func);
 487
 488 static const struct intel_stolen_funcs i830_stolen_funcs __initconst = {
 489         .base = i830_stolen_base,
 490         .size = i830_stolen_size,
 491 };
 492
 493 static const struct intel_stolen_funcs i845_stolen_funcs __initconst = {
 494         .base = i845_stolen_base,
 495         .size = i830_stolen_size,
 496 };
 497
 498 static const struct intel_stolen_funcs i85x_stolen_funcs __initconst = {
 499         .base = i85x_stolen_base,
 500         .size = gen3_stolen_size,
 501 };
 502
 503 static const struct intel_stolen_funcs i865_stolen_funcs __initconst = {
 504         .base = i865_stolen_base,
 505         .size = gen3_stolen_size,
 506 };
 507
 508 static const struct intel_stolen_funcs gen3_stolen_funcs __initconst = {
 509         .base = intel_stolen_base,
 510         .size = gen3_stolen_size,
 511 };
 512
 513 static const struct intel_stolen_funcs gen6_stolen_funcs __initconst = {
 514         .base = intel_stolen_base,
 515         .size = gen6_stolen_size,
 516 };
 517
 518 static const struct intel_stolen_funcs gen8_stolen_funcs __initconst = {
 519         .base = intel_stolen_base,
 520         .size = gen8_stolen_size,
 521 };
 522
 523 static const struct intel_stolen_funcs gen9_stolen_funcs __initconst = {
 524         .base = intel_stolen_base,
 525         .size = gen9_stolen_size,
 526 };
 527
 528 static const struct intel_stolen_funcs chv_stolen_funcs __initconst = {
 529         .base = intel_stolen_base,
 530         .size = chv_stolen_size,
 531 };
 532
 533 static const struct pci_device_id intel_stolen_ids[] __initconst = {
 534         INTEL_I830_IDS(&i830_stolen_funcs),
 535         INTEL_I845G_IDS(&i845_stolen_funcs),
 536         INTEL_I85X_IDS(&i85x_stolen_funcs),
 537         INTEL_I865G_IDS(&i865_stolen_funcs),
 538         INTEL_I915G_IDS(&gen3_stolen_funcs),
 539         INTEL_I915GM_IDS(&gen3_stolen_funcs),
 540         INTEL_I945G_IDS(&gen3_stolen_funcs),
 541         INTEL_I945GM_IDS(&gen3_stolen_funcs),
 542         INTEL_VLV_M_IDS(&gen6_stolen_funcs),
 543         INTEL_VLV_D_IDS(&gen6_stolen_funcs),
 544         INTEL_PINEVIEW_IDS(&gen3_stolen_funcs),
 545         INTEL_I965G_IDS(&gen3_stolen_funcs),
 546         INTEL_G33_IDS(&gen3_stolen_funcs),
 547         INTEL_I965GM_IDS(&gen3_stolen_funcs),
 548         INTEL_GM45_IDS(&gen3_stolen_funcs),
 549         INTEL_G45_IDS(&gen3_stolen_funcs),
 550         INTEL_IRONLAKE_D_IDS(&gen3_stolen_funcs),
 551         INTEL_IRONLAKE_M_IDS(&gen3_stolen_funcs),
 552         INTEL_SNB_D_IDS(&gen6_stolen_funcs),
 553         INTEL_SNB_M_IDS(&gen6_stolen_funcs),
 554         INTEL_IVB_M_IDS(&gen6_stolen_funcs),
 555         INTEL_IVB_D_IDS(&gen6_stolen_funcs),
 556         INTEL_HSW_D_IDS(&gen6_stolen_funcs),
 557         INTEL_HSW_M_IDS(&gen6_stolen_funcs),
 558         INTEL_BDW_M_IDS(&gen8_stolen_funcs),
 559         INTEL_BDW_D_IDS(&gen8_stolen_funcs),
 560         INTEL_CHV_IDS(&chv_stolen_funcs),
 561         INTEL_SKL_IDS(&gen9_stolen_funcs),
 562         INTEL_BXT_IDS(&gen9_stolen_funcs),
 563 };
 564
 565 static void __init intel_graphics_stolen(int num, int slot, int func)
 566 {
 567         size_t size;
 568         int i;
 569         u32 start;
 570         u16 device, subvendor, subdevice;
 571
 572         device = read_pci_config_16(num, slot, func, PCI_DEVICE_ID);
 573         subvendor = read_pci_config_16(num, slot, func,
 574                                        PCI_SUBSYSTEM_VENDOR_ID);
 575         subdevice = read_pci_config_16(num, slot, func, PCI_SUBSYSTEM_ID);
 576
 577         for (i = 0; i < ARRAY_SIZE(intel_stolen_ids); i++) {
 578                 if (intel_stolen_ids[i].device == device) {
 579                         const struct intel_stolen_funcs *stolen_funcs =
 580                                 (const struct intel_stolen_funcs *)intel_stolen_ids[i].driver_data;
 581                         size = stolen_funcs->size(num, slot, func);
 582                         start = stolen_funcs->base(num, slot, func, size);
 583                         if (size && start) {
 584                                 printk(KERN_INFO "Reserving Intel graphics stolen memory at 0x%x-0x%x\n",
 585                                        start, start + (u32)size - 1);
 586                                 /* Mark this space as reserved */
 587                                 e820_add_region(start, size, E820_RESERVED);
 588                                 sanitize_e820_map(e820.map,
 589                                                   ARRAY_SIZE(e820.map),
 590                                                   &e820.nr_map);
 591                         }
 592                         return;
 593                 }
 594         }
 595 }
 596
 597 static void __init force_disable_hpet(int num, int slot, int func)
 598 {
 599 #ifdef CONFIG_HPET_TIMER
 600         boot_hpet_disable = true;
 601         pr_info("x86/hpet: Will disable the HPET for this platform because it's not reliable\n");
 602 #endif
 603 }
 604
 605 #define BCM4331_MMIO_SIZE       16384
 606 #define BCM4331_PM_CAP          0x40
 607 #define bcma_aread32(reg)       ioread32(mmio + 1 * BCMA_CORE_SIZE + reg)
 608 #define bcma_awrite32(reg, val) iowrite32(val, mmio + 1 * BCMA_CORE_SIZE + reg)
 609
 610 static void __init apple_airport_reset(int bus, int slot, int func)
 611 {
 612         void __iomem *mmio;
 613         u16 pmcsr;
 614         u64 addr;
 615         int i;
 616
 617         if (!dmi_match(DMI_SYS_VENDOR, "Apple Inc."))
 618                 return;
 619
 620         /* Card may have been put into PCI_D3hot by grub quirk */
 621         pmcsr = read_pci_config_16(bus, slot, func, BCM4331_PM_CAP + PCI_PM_CTRL);
 622
 623         if ((pmcsr & PCI_PM_CTRL_STATE_MASK) != PCI_D0) {
 624                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
 625                 write_pci_config_16(bus, slot, func, BCM4331_PM_CAP + PCI_PM_CTRL, pmcsr);
 626                 mdelay(10);
 627
 628                 pmcsr = read_pci_config_16(bus, slot, func, BCM4331_PM_CAP + PCI_PM_CTRL);
 629                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) != PCI_D0) {
 630                         dev_err("Cannot power up Apple AirPort card\n");
 631                         return;
 632                 }
 633         }
 634
 635         addr  =      read_pci_config(bus, slot, func, PCI_BASE_ADDRESS_0);
 636         addr |= (u64)read_pci_config(bus, slot, func, PCI_BASE_ADDRESS_1) << 32;
 637         addr &= PCI_BASE_ADDRESS_MEM_MASK;
 638
 639         mmio = early_ioremap(addr, BCM4331_MMIO_SIZE);
 640         if (!mmio) {
 641                 dev_err("Cannot iomap Apple AirPort card\n");
 642                 return;
 643         }
 644
 645         pr_info("Resetting Apple AirPort card (left enabled by EFI)\n");
 646
 647         for (i = 0; bcma_aread32(BCMA_RESET_ST) && i < 30; i++)
 648                 udelay(10);
 649
 650         bcma_awrite32(BCMA_RESET_CTL, BCMA_RESET_CTL_RESET);
 651         bcma_aread32(BCMA_RESET_CTL);
 652         udelay(1);
 653
 654         bcma_awrite32(BCMA_RESET_CTL, 0);
 655         bcma_aread32(BCMA_RESET_CTL);
 656         udelay(10);
 657
 658         early_iounmap(mmio, BCM4331_MMIO_SIZE);
 659 }
 660
 661 #define QFLAG_APPLY_ONCE        0x1
 662 #define QFLAG_APPLIED           0x2
 663 #define QFLAG_DONE              (QFLAG_APPLY_ONCE|QFLAG_APPLIED)
 664 struct chipset {
 665         u32 vendor;
 666         u32 device;
 667         u32 class;
 668         u32 class_mask;
 669         u32 flags;
 670         void (*f)(int num, int slot, int func);
 671 };
 672
 673 static struct chipset early_qrk[] __initdata = {
 674         { PCI_VENDOR_ID_NVIDIA, PCI_ANY_ID,
 675           PCI_CLASS_BRIDGE_PCI, PCI_ANY_ID, QFLAG_APPLY_ONCE, nvidia_bugs },
 676         { PCI_VENDOR_ID_VIA, PCI_ANY_ID,
 677           PCI_CLASS_BRIDGE_PCI, PCI_ANY_ID, QFLAG_APPLY_ONCE, via_bugs },
 678         { PCI_VENDOR_ID_AMD, PCI_DEVICE_ID_AMD_K8_NB,
 679           PCI_CLASS_BRIDGE_HOST, PCI_ANY_ID, 0, fix_hypertransport_config },
 680         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_IXP400_SMBUS,
 681           PCI_CLASS_SERIAL_SMBUS, PCI_ANY_ID, 0, ati_bugs },
 682         { PCI_VENDOR_ID_ATI, PCI_DEVICE_ID_ATI_SBX00_SMBUS,
 683           PCI_CLASS_SERIAL_SMBUS, PCI_ANY_ID, 0, ati_bugs_contd },
 684         { PCI_VENDOR_ID_INTEL, 0x3403, PCI_CLASS_BRIDGE_HOST,
 685           PCI_BASE_CLASS_BRIDGE, 0, intel_remapping_check },
 686         { PCI_VENDOR_ID_INTEL, 0x3405, PCI_CLASS_BRIDGE_HOST,
 687           PCI_BASE_CLASS_BRIDGE, 0, intel_remapping_check },
 688         { PCI_VENDOR_ID_INTEL, 0x3406, PCI_CLASS_BRIDGE_HOST,
 689           PCI_BASE_CLASS_BRIDGE, 0, intel_remapping_check },
 690         { PCI_VENDOR_ID_INTEL, PCI_ANY_ID, PCI_CLASS_DISPLAY_VGA, PCI_ANY_ID,
 691           QFLAG_APPLY_ONCE, intel_graphics_stolen },
 692         /*
 693          * HPET on the current version of the Baytrail platform has accuracy
 694          * problems: it will halt in deep idle state - so we disable it.
 695          *
 696          * More details can be found in section 18.10.1.3 of the datasheet:
 697          *
 698          *    http://www.intel.com/content/dam/www/public/us/en/documents/datasheets/atom-z8000-datasheet-vol-1.pdf
 699          */
 700         { PCI_VENDOR_ID_INTEL, 0x0f00,
 701                 PCI_CLASS_BRIDGE_HOST, PCI_ANY_ID, 0, force_disable_hpet},
 702         { PCI_VENDOR_ID_BROADCOM, 0x4331,
 703           PCI_CLASS_NETWORK_OTHER, PCI_ANY_ID, 0, apple_airport_reset},
 704         {}
 705 };
 706
 707 static void __init early_pci_scan_bus(int bus);
 708
 709 /**
 710  * check_dev_quirk - apply early quirks to a given PCI device
 711  * @num: bus number
 712  * @slot: slot number
 713  * @func: PCI function
 714  *
 715  * Check the vendor & device ID against the early quirks table.
 716  *
 717  * If the device is single function, let early_pci_scan_bus() know so we don't
 718  * poke at this device again.
 719  */
 720 static int __init check_dev_quirk(int num, int slot, int func)
 721 {
 722         u16 class;
 723         u16 vendor;
 724         u16 device;
 725         u8 type;
 726         u8 sec;
 727         int i;
 728
 729         class = read_pci_config_16(num, slot, func, PCI_CLASS_DEVICE);
 730
 731         if (class == 0xffff)
 732                 return -1; /* no class, treat as single function */
 733
 734         vendor = read_pci_config_16(num, slot, func, PCI_VENDOR_ID);
 735
 736         device = read_pci_config_16(num, slot, func, PCI_DEVICE_ID);
 737
 738         for (i = 0; early_qrk[i].f != NULL; i++) {
 739                 if (((early_qrk[i].vendor == PCI_ANY_ID) ||
 740                         (early_qrk[i].vendor == vendor)) &&
 741                         ((early_qrk[i].device == PCI_ANY_ID) ||
 742                         (early_qrk[i].device == device)) &&
 743                         (!((early_qrk[i].class ^ class) &
 744                             early_qrk[i].class_mask))) {
 745                                 if ((early_qrk[i].flags &
 746                                      QFLAG_DONE) != QFLAG_DONE)
 747                                         early_qrk[i].f(num, slot, func);
 748                                 early_qrk[i].flags |= QFLAG_APPLIED;
 749                         }
 750         }
 751
 752         type = read_pci_config_byte(num, slot, func,
 753                                     PCI_HEADER_TYPE);
 754
 755         if ((type & 0x7f) == PCI_HEADER_TYPE_BRIDGE) {
 756                 sec = read_pci_config_byte(num, slot, func, PCI_SECONDARY_BUS);
 757                 if (sec > num)
 758                         early_pci_scan_bus(sec);
 759         }
 760
 761         if (!(type & 0x80))
 762                 return -1;
 763
 764         return 0;
 765 }
 766
 767 static void __init early_pci_scan_bus(int bus)
 768 {
 769         int slot, func;
 770
 771         /* Poor man's PCI discovery */
 772         for (slot = 0; slot < 32; slot++)
 773                 for (func = 0; func < 8; func++) {
 774                         /* Only probe function 0 on single fn devices */
 775                         if (check_dev_quirk(bus, slot, func))
 776                                 break;
 777                 }
 778 }
 779
 780 void __init early_quirks(void)
 781 {
 782         if (!early_pci_allowed())
 783                 return;
 784
 785         early_pci_scan_bus(0);
 786 }