kernel/arch/x86/include/asm/apic.h

   1 #ifndef _ASM_X86_APIC_H
   2 #define _ASM_X86_APIC_H
   3
   4 #include <linux/cpumask.h>
   5 #include <linux/pm.h>
   6
   7 #include <asm/alternative.h>
   8 #include <asm/cpufeature.h>
   9 #include <asm/processor.h>
  10 #include <asm/apicdef.h>
  11 #include <linux/atomic.h>
  12 #include <asm/fixmap.h>
  13 #include <asm/mpspec.h>
  14 #include <asm/msr.h>
  15 #include <asm/idle.h>
  16
  17 #define ARCH_APICTIMER_STOPS_ON_C3      1
  18
  19 /*
  20  * Debugging macros
  21  */
  22 #define APIC_QUIET   0
  23 #define APIC_VERBOSE 1
  24 #define APIC_DEBUG   2
  25
  26 /*
  27  * Define the default level of output to be very little
  28  * This can be turned up by using apic=verbose for more
  29  * information and apic=debug for _lots_ of information.
  30  * apic_verbosity is defined in apic.c
  31  */
  32 #define apic_printk(v, s, a...) do {       \
  33                 if ((v) <= apic_verbosity) \
  34                         printk(s, ##a);    \
  35         } while (0)
  36
  37
  38 #if defined(CONFIG_X86_LOCAL_APIC) && defined(CONFIG_X86_32)
  39 extern void generic_apic_probe(void);
  40 #else
  41 static inline void generic_apic_probe(void)
  42 {
  43 }
  44 #endif
  45
  46 #ifdef CONFIG_X86_LOCAL_APIC
  47
  48 extern unsigned int apic_verbosity;
  49 extern int local_apic_timer_c2_ok;
  50
  51 extern int disable_apic;
  52 extern unsigned int lapic_timer_frequency;
  53
  54 #ifdef CONFIG_SMP
  55 extern void __inquire_remote_apic(int apicid);
  56 #else /* CONFIG_SMP */
  57 static inline void __inquire_remote_apic(int apicid)
  58 {
  59 }
  60 #endif /* CONFIG_SMP */
  61
  62 static inline void default_inquire_remote_apic(int apicid)
  63 {
  64         if (apic_verbosity >= APIC_DEBUG)
  65                 __inquire_remote_apic(apicid);
  66 }
  67
  68 /*
  69  * With 82489DX we can't rely on apic feature bit
  70  * retrieved via cpuid but still have to deal with
  71  * such an apic chip so we assume that SMP configuration
  72  * is found from MP table (64bit case uses ACPI mostly
  73  * which set smp presence flag as well so we are safe
  74  * to use this helper too).
  75  */
  76 static inline bool apic_from_smp_config(void)
  77 {
  78         return smp_found_config && !disable_apic;
  79 }
  80
  81 /*
  82  * Basic functions accessing APICs.
  83  */
  84 #ifdef CONFIG_PARAVIRT
  85 #include <asm/paravirt.h>
  86 #endif
  87
  88 extern int setup_profiling_timer(unsigned int);
  89
  90 static inline void native_apic_mem_write(u32 reg, u32 v)
  91 {
  92         volatile u32 *addr = (volatile u32 *)(APIC_BASE + reg);
  93
  94         alternative_io("movl %0, %P1", "xchgl %0, %P1", X86_BUG_11AP,
  95                        ASM_OUTPUT2("=r" (v), "=m" (*addr)),
  96                        ASM_OUTPUT2("0" (v), "m" (*addr)));
  97 }
  98
  99 static inline u32 native_apic_mem_read(u32 reg)
 100 {
 101         return *((volatile u32 *)(APIC_BASE + reg));
 102 }
 103
 104 extern void native_apic_wait_icr_idle(void);
 105 extern u32 native_safe_apic_wait_icr_idle(void);
 106 extern void native_apic_icr_write(u32 low, u32 id);
 107 extern u64 native_apic_icr_read(void);
 108
 109 static inline bool apic_is_x2apic_enabled(void)
 110 {
 111         u64 msr;
 112
 113         if (rdmsrl_safe(MSR_IA32_APICBASE, &msr))
 114                 return false;
 115         return msr & X2APIC_ENABLE;
 116 }
 117
 118 extern void enable_IR_x2apic(void);
 119
 120 extern int get_physical_broadcast(void);
 121
 122 extern int lapic_get_maxlvt(void);
 123 extern void clear_local_APIC(void);
 124 extern void disconnect_bsp_APIC(int virt_wire_setup);
 125 extern void disable_local_APIC(void);
 126 extern void lapic_shutdown(void);
 127 extern void sync_Arb_IDs(void);
 128 extern void init_bsp_APIC(void);
 129 extern void setup_local_APIC(void);
 130 extern void init_apic_mappings(void);
 131 void register_lapic_address(unsigned long address);
 132 extern void setup_boot_APIC_clock(void);
 133 extern void setup_secondary_APIC_clock(void);
 134 extern void lapic_update_tsc_freq(void);
 135 extern int APIC_init_uniprocessor(void);
 136
 137 #ifdef CONFIG_X86_64
 138 static inline int apic_force_enable(unsigned long addr)
 139 {
 140         return -1;
 141 }
 142 #else
 143 extern int apic_force_enable(unsigned long addr);
 144 #endif
 145
 146 extern int apic_bsp_setup(bool upmode);
 147 extern void apic_ap_setup(void);
 148
 149 /*
 150  * On 32bit this is mach-xxx local
 151  */
 152 #ifdef CONFIG_X86_64
 153 extern int apic_is_clustered_box(void);
 154 #else
 155 static inline int apic_is_clustered_box(void)
 156 {
 157         return 0;
 158 }
 159 #endif
 160
 161 extern int setup_APIC_eilvt(u8 lvt_off, u8 vector, u8 msg_type, u8 mask);
 162
 163 #else /* !CONFIG_X86_LOCAL_APIC */
 164 static inline void lapic_shutdown(void) { }
 165 #define local_apic_timer_c2_ok          1
 166 static inline void init_apic_mappings(void) { }
 167 static inline void disable_local_APIC(void) { }
 168 # define setup_boot_APIC_clock x86_init_noop
 169 # define setup_secondary_APIC_clock x86_init_noop
 170 static inline void lapic_update_tsc_freq(void) { }
 171 #endif /* !CONFIG_X86_LOCAL_APIC */
 172
 173 #ifdef CONFIG_X86_X2APIC
 174 /*
 175  * Make previous memory operations globally visible before
 176  * sending the IPI through x2apic wrmsr. We need a serializing instruction or
 177  * mfence for this.
 178  */
 179 static inline void x2apic_wrmsr_fence(void)
 180 {
 181         asm volatile("mfence" : : : "memory");
 182 }
 183
 184 static inline void native_apic_msr_write(u32 reg, u32 v)
 185 {
 186         if (reg == APIC_DFR || reg == APIC_ID || reg == APIC_LDR ||
 187             reg == APIC_LVR)
 188                 return;
 189
 190         wrmsr(APIC_BASE_MSR + (reg >> 4), v, 0);
 191 }
 192
 193 static inline void native_apic_msr_eoi_write(u32 reg, u32 v)
 194 {
 195         wrmsr(APIC_BASE_MSR + (APIC_EOI >> 4), APIC_EOI_ACK, 0);
 196 }
 197
 198 static inline u32 native_apic_msr_read(u32 reg)
 199 {
 200         u64 msr;
 201
 202         if (reg == APIC_DFR)
 203                 return -1;
 204
 205         rdmsrl(APIC_BASE_MSR + (reg >> 4), msr);
 206         return (u32)msr;
 207 }
 208
 209 static inline void native_x2apic_wait_icr_idle(void)
 210 {
 211         /* no need to wait for icr idle in x2apic */
 212         return;
 213 }
 214
 215 static inline u32 native_safe_x2apic_wait_icr_idle(void)
 216 {
 217         /* no need to wait for icr idle in x2apic */
 218         return 0;
 219 }
 220
 221 static inline void native_x2apic_icr_write(u32 low, u32 id)
 222 {
 223         wrmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), ((__u64) id) << 32 | low);
 224 }
 225
 226 static inline u64 native_x2apic_icr_read(void)
 227 {
 228         unsigned long val;
 229
 230         rdmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), val);
 231         return val;
 232 }
 233
 234 extern int x2apic_mode;
 235 extern int x2apic_phys;
 236 extern void __init check_x2apic(void);
 237 extern void x2apic_setup(void);
 238 static inline int x2apic_enabled(void)
 239 {
 240         return cpu_has_x2apic && apic_is_x2apic_enabled();
 241 }
 242
 243 #define x2apic_supported()      (cpu_has_x2apic)
 244 #else /* !CONFIG_X86_X2APIC */
 245 static inline void check_x2apic(void) { }
 246 static inline void x2apic_setup(void) { }
 247 static inline int x2apic_enabled(void) { return 0; }
 248
 249 #define x2apic_mode             (0)
 250 #define x2apic_supported()      (0)
 251 #endif /* !CONFIG_X86_X2APIC */
 252
 253 #ifdef CONFIG_X86_64
 254 #define SET_APIC_ID(x)          (apic->set_apic_id(x))
 255 #else
 256
 257 #endif
 258
 259 /*
 260  * Copyright 2004 James Cleverdon, IBM.
 261  * Subject to the GNU Public License, v.2
 262  *
 263  * Generic APIC sub-arch data struct.
 264  *
 265  * Hacked for x86-64 by James Cleverdon from i386 architecture code by
 266  * Martin Bligh, Andi Kleen, James Bottomley, John Stultz, and
 267  * James Cleverdon.
 268  */
 269 struct apic {
 270         char *name;
 271
 272         int (*probe)(void);
 273         int (*acpi_madt_oem_check)(char *oem_id, char *oem_table_id);
 274         int (*apic_id_valid)(int apicid);
 275         int (*apic_id_registered)(void);
 276
 277         u32 irq_delivery_mode;
 278         u32 irq_dest_mode;
 279
 280         const struct cpumask *(*target_cpus)(void);
 281
 282         int disable_esr;
 283
 284         int dest_logical;
 285         unsigned long (*check_apicid_used)(physid_mask_t *map, int apicid);
 286
 287         void (*vector_allocation_domain)(int cpu, struct cpumask *retmask,
 288                                          const struct cpumask *mask);
 289         void (*init_apic_ldr)(void);
 290
 291         void (*ioapic_phys_id_map)(physid_mask_t *phys_map, physid_mask_t *retmap);
 292
 293         void (*setup_apic_routing)(void);
 294         int (*cpu_present_to_apicid)(int mps_cpu);
 295         void (*apicid_to_cpu_present)(int phys_apicid, physid_mask_t *retmap);
 296         int (*check_phys_apicid_present)(int phys_apicid);
 297         int (*phys_pkg_id)(int cpuid_apic, int index_msb);
 298
 299         unsigned int (*get_apic_id)(unsigned long x);
 300         unsigned long (*set_apic_id)(unsigned int id);
 301         unsigned long apic_id_mask;
 302
 303         int (*cpu_mask_to_apicid_and)(const struct cpumask *cpumask,
 304                                       const struct cpumask *andmask,
 305                                       unsigned int *apicid);
 306
 307         /* ipi */
 308         void (*send_IPI_mask)(const struct cpumask *mask, int vector);
 309         void (*send_IPI_mask_allbutself)(const struct cpumask *mask,
 310                                          int vector);
 311         void (*send_IPI_allbutself)(int vector);
 312         void (*send_IPI_all)(int vector);
 313         void (*send_IPI_self)(int vector);
 314
 315         /* wakeup_secondary_cpu */
 316         int (*wakeup_secondary_cpu)(int apicid, unsigned long start_eip);
 317
 318         void (*inquire_remote_apic)(int apicid);
 319
 320         /* apic ops */
 321         u32 (*read)(u32 reg);
 322         void (*write)(u32 reg, u32 v);
 323         /*
 324          * ->eoi_write() has the same signature as ->write().
 325          *
 326          * Drivers can support both ->eoi_write() and ->write() by passing the same
 327          * callback value. Kernel can override ->eoi_write() and fall back
 328          * on write for EOI.
 329          */
 330         void (*eoi_write)(u32 reg, u32 v);
 331         u64 (*icr_read)(void);
 332         void (*icr_write)(u32 low, u32 high);
 333         void (*wait_icr_idle)(void);
 334         u32 (*safe_wait_icr_idle)(void);
 335
 336 #ifdef CONFIG_X86_32
 337         /*
 338          * Called very early during boot from get_smp_config().  It should
 339          * return the logical apicid.  x86_[bios]_cpu_to_apicid is
 340          * initialized before this function is called.
 341          *
 342          * If logical apicid can't be determined that early, the function
 343          * may return BAD_APICID.  Logical apicid will be configured after
 344          * init_apic_ldr() while bringing up CPUs.  Note that NUMA affinity
 345          * won't be applied properly during early boot in this case.
 346          */
 347         int (*x86_32_early_logical_apicid)(int cpu);
 348 #endif
 349 };
 350
 351 /*
 352  * Pointer to the local APIC driver in use on this system (there's
 353  * always just one such driver in use - the kernel decides via an
 354  * early probing process which one it picks - and then sticks to it):
 355  */
 356 extern struct apic *apic;
 357
 358 /*
 359  * APIC drivers are probed based on how they are listed in the .apicdrivers
 360  * section. So the order is important and enforced by the ordering
 361  * of different apic driver files in the Makefile.
 362  *
 363  * For the files having two apic drivers, we use apic_drivers()
 364  * to enforce the order with in them.
 365  */
 366 #define apic_driver(sym)                                        \
 367         static const struct apic *__apicdrivers_##sym __used            \
 368         __aligned(sizeof(struct apic *))                        \
 369         __section(.apicdrivers) = { &sym }
 370
 371 #define apic_drivers(sym1, sym2)                                        \
 372         static struct apic *__apicdrivers_##sym1##sym2[2] __used        \
 373         __aligned(sizeof(struct apic *))                                \
 374         __section(.apicdrivers) = { &sym1, &sym2 }
 375
 376 extern struct apic *__apicdrivers[], *__apicdrivers_end[];
 377
 378 /*
 379  * APIC functionality to boot other CPUs - only used on SMP:
 380  */
 381 #ifdef CONFIG_SMP
 382 extern int wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip);
 383 #endif
 384
 385 #ifdef CONFIG_X86_LOCAL_APIC
 386
 387 static inline u32 apic_read(u32 reg)
 388 {
 389         return apic->read(reg);
 390 }
 391
 392 static inline void apic_write(u32 reg, u32 val)
 393 {
 394         apic->write(reg, val);
 395 }
 396
 397 static inline void apic_eoi(void)
 398 {
 399         apic->eoi_write(APIC_EOI, APIC_EOI_ACK);
 400 }
 401
 402 static inline u64 apic_icr_read(void)
 403 {
 404         return apic->icr_read();
 405 }
 406
 407 static inline void apic_icr_write(u32 low, u32 high)
 408 {
 409         apic->icr_write(low, high);
 410 }
 411
 412 static inline void apic_wait_icr_idle(void)
 413 {
 414         apic->wait_icr_idle();
 415 }
 416
 417 static inline u32 safe_apic_wait_icr_idle(void)
 418 {
 419         return apic->safe_wait_icr_idle();
 420 }
 421
 422 extern void __init apic_set_eoi_write(void (*eoi_write)(u32 reg, u32 v));
 423
 424 #else /* CONFIG_X86_LOCAL_APIC */
 425
 426 static inline u32 apic_read(u32 reg) { return 0; }
 427 static inline void apic_write(u32 reg, u32 val) { }
 428 static inline void apic_eoi(void) { }
 429 static inline u64 apic_icr_read(void) { return 0; }
 430 static inline void apic_icr_write(u32 low, u32 high) { }
 431 static inline void apic_wait_icr_idle(void) { }
 432 static inline u32 safe_apic_wait_icr_idle(void) { return 0; }
 433 static inline void apic_set_eoi_write(void (*eoi_write)(u32 reg, u32 v)) {}
 434
 435 #endif /* CONFIG_X86_LOCAL_APIC */
 436
 437 static inline void ack_APIC_irq(void)
 438 {
 439         /*
 440          * ack_APIC_irq() actually gets compiled as a single instruction
 441          * ... yummie.
 442          */
 443         apic_eoi();
 444 }
 445
 446 static inline unsigned default_get_apic_id(unsigned long x)
 447 {
 448         unsigned int ver = GET_APIC_VERSION(apic_read(APIC_LVR));
 449
 450         if (APIC_XAPIC(ver) || boot_cpu_has(X86_FEATURE_EXTD_APICID))
 451                 return (x >> 24) & 0xFF;
 452         else
 453                 return (x >> 24) & 0x0F;
 454 }
 455
 456 /*
 457  * Warm reset vector position:
 458  */
 459 #define TRAMPOLINE_PHYS_LOW             0x467
 460 #define TRAMPOLINE_PHYS_HIGH            0x469
 461
 462 #ifdef CONFIG_X86_64
 463 extern void apic_send_IPI_self(int vector);
 464
 465 DECLARE_PER_CPU(int, x2apic_extra_bits);
 466
 467 extern int default_cpu_present_to_apicid(int mps_cpu);
 468 extern int default_check_phys_apicid_present(int phys_apicid);
 469 #endif
 470
 471 extern void generic_bigsmp_probe(void);
 472
 473
 474 #ifdef CONFIG_X86_LOCAL_APIC
 475
 476 #include <asm/smp.h>
 477
 478 #define APIC_DFR_VALUE  (APIC_DFR_FLAT)
 479
 480 static inline const struct cpumask *default_target_cpus(void)
 481 {
 482 #ifdef CONFIG_SMP
 483         return cpu_online_mask;
 484 #else
 485         return cpumask_of(0);
 486 #endif
 487 }
 488
 489 static inline const struct cpumask *online_target_cpus(void)
 490 {
 491         return cpu_online_mask;
 492 }
 493
 494 DECLARE_EARLY_PER_CPU_READ_MOSTLY(u16, x86_bios_cpu_apicid);
 495
 496
 497 static inline unsigned int read_apic_id(void)
 498 {
 499         unsigned int reg;
 500
 501         reg = apic_read(APIC_ID);
 502
 503         return apic->get_apic_id(reg);
 504 }
 505
 506 static inline int default_apic_id_valid(int apicid)
 507 {
 508         return (apicid < 255);
 509 }
 510
 511 extern int default_acpi_madt_oem_check(char *, char *);
 512
 513 extern void default_setup_apic_routing(void);
 514
 515 extern struct apic apic_noop;
 516
 517 #ifdef CONFIG_X86_32
 518
 519 static inline int noop_x86_32_early_logical_apicid(int cpu)
 520 {
 521         return BAD_APICID;
 522 }
 523
 524 /*
 525  * Set up the logical destination ID.
 526  *
 527  * Intel recommends to set DFR, LDR and TPR before enabling
 528  * an APIC.  See e.g. "AP-388 82489DX User's Manual" (Intel
 529  * document number 292116).  So here it goes...
 530  */
 531 extern void default_init_apic_ldr(void);
 532
 533 static inline int default_apic_id_registered(void)
 534 {
 535         return physid_isset(read_apic_id(), phys_cpu_present_map);
 536 }
 537
 538 static inline int default_phys_pkg_id(int cpuid_apic, int index_msb)
 539 {
 540         return cpuid_apic >> index_msb;
 541 }
 542
 543 #endif
 544
 545 static inline int
 546 flat_cpu_mask_to_apicid_and(const struct cpumask *cpumask,
 547                             const struct cpumask *andmask,
 548                             unsigned int *apicid)
 549 {
 550         unsigned long cpu_mask = cpumask_bits(cpumask)[0] &
 551                                  cpumask_bits(andmask)[0] &
 552                                  cpumask_bits(cpu_online_mask)[0] &
 553                                  APIC_ALL_CPUS;
 554
 555         if (likely(cpu_mask)) {
 556                 *apicid = (unsigned int)cpu_mask;
 557                 return 0;
 558         } else {
 559                 return -EINVAL;
 560         }
 561 }
 562
 563 extern int
 564 default_cpu_mask_to_apicid_and(const struct cpumask *cpumask,
 565                                const struct cpumask *andmask,
 566                                unsigned int *apicid);
 567
 568 static inline void
 569 flat_vector_allocation_domain(int cpu, struct cpumask *retmask,
 570                               const struct cpumask *mask)
 571 {
 572         /* Careful. Some cpus do not strictly honor the set of cpus
 573          * specified in the interrupt destination when using lowest
 574          * priority interrupt delivery mode.
 575          *
 576          * In particular there was a hyperthreading cpu observed to
 577          * deliver interrupts to the wrong hyperthread when only one
 578          * hyperthread was specified in the interrupt desitination.
 579          */
 580         cpumask_clear(retmask);
 581         cpumask_bits(retmask)[0] = APIC_ALL_CPUS;
 582 }
 583
 584 static inline void
 585 default_vector_allocation_domain(int cpu, struct cpumask *retmask,
 586                                  const struct cpumask *mask)
 587 {
 588         cpumask_copy(retmask, cpumask_of(cpu));
 589 }
 590
 591 static inline unsigned long default_check_apicid_used(physid_mask_t *map, int apicid)
 592 {
 593         return physid_isset(apicid, *map);
 594 }
 595
 596 static inline void default_ioapic_phys_id_map(physid_mask_t *phys_map, physid_mask_t *retmap)
 597 {
 598         *retmap = *phys_map;
 599 }
 600
 601 static inline int __default_cpu_present_to_apicid(int mps_cpu)
 602 {
 603         if (mps_cpu < nr_cpu_ids && cpu_present(mps_cpu))
 604                 return (int)per_cpu(x86_bios_cpu_apicid, mps_cpu);
 605         else
 606                 return BAD_APICID;
 607 }
 608
 609 static inline int
 610 __default_check_phys_apicid_present(int phys_apicid)
 611 {
 612         return physid_isset(phys_apicid, phys_cpu_present_map);
 613 }
 614
 615 #ifdef CONFIG_X86_32
 616 static inline int default_cpu_present_to_apicid(int mps_cpu)
 617 {
 618         return __default_cpu_present_to_apicid(mps_cpu);
 619 }
 620
 621 static inline int
 622 default_check_phys_apicid_present(int phys_apicid)
 623 {
 624         return __default_check_phys_apicid_present(phys_apicid);
 625 }
 626 #else
 627 extern int default_cpu_present_to_apicid(int mps_cpu);
 628 extern int default_check_phys_apicid_present(int phys_apicid);
 629 #endif
 630
 631 #endif /* CONFIG_X86_LOCAL_APIC */
 632 extern void irq_enter(void);
 633 extern void irq_exit(void);
 634
 635 static inline void entering_irq(void)
 636 {
 637         irq_enter();
 638         exit_idle();
 639 }
 640
 641 static inline void entering_ack_irq(void)
 642 {
 643         entering_irq();
 644         ack_APIC_irq();
 645 }
 646
 647 static inline void ipi_entering_ack_irq(void)
 648 {
 649         ack_APIC_irq();
 650         irq_enter();
 651 }
 652
 653 static inline void exiting_irq(void)
 654 {
 655         irq_exit();
 656 }
 657
 658 static inline void exiting_ack_irq(void)
 659 {
 660         irq_exit();
 661         /* Ack only at the end to avoid potential reentry */
 662         ack_APIC_irq();
 663 }
 664
 665 extern void ioapic_zap_locks(void);
 666
 667 #endif /* _ASM_X86_APIC_H */