kernel/arch/powerpc/platforms/powermac/pic.c

   1 /*
   2  *  Support for the interrupt controllers found on Power Macintosh,
   3  *  currently Apple's "Grand Central" interrupt controller in all
   4  *  it's incarnations. OpenPIC support used on newer machines is
   5  *  in a separate file
   6  *
   7  *  Copyright (C) 1997 Paul Mackerras (paulus@samba.org)
   8  *  Copyright (C) 2005 Benjamin Herrenschmidt (benh@kernel.crashing.org)
   9  *                     IBM, Corp.
  10  *
  11  *  This program is free software; you can redistribute it and/or
  12  *  modify it under the terms of the GNU General Public License
  13  *  as published by the Free Software Foundation; either version
  14  *  2 of the License, or (at your option) any later version.
  15  *
  16  */
  17
  18 #include <linux/stddef.h>
  19 #include <linux/init.h>
  20 #include <linux/sched.h>
  21 #include <linux/signal.h>
  22 #include <linux/pci.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/syscore_ops.h>
  25 #include <linux/adb.h>
  26 #include <linux/pmu.h>
  27
  28 #include <asm/sections.h>
  29 #include <asm/io.h>
  30 #include <asm/smp.h>
  31 #include <asm/prom.h>
  32 #include <asm/pci-bridge.h>
  33 #include <asm/time.h>
  34 #include <asm/pmac_feature.h>
  35 #include <asm/mpic.h>
  36 #include <asm/xmon.h>
  37
  38 #include "pmac.h"
  39
  40 #ifdef CONFIG_PPC32
  41 struct pmac_irq_hw {
  42         unsigned int    event;
  43         unsigned int    enable;
  44         unsigned int    ack;
  45         unsigned int    level;
  46 };
  47
  48 /* Workaround flags for 32bit powermac machines */
  49 unsigned int of_irq_workarounds;
  50 struct device_node *of_irq_dflt_pic;
  51
  52 /* Default addresses */
  53 static volatile struct pmac_irq_hw __iomem *pmac_irq_hw[4];
  54
  55 static int max_irqs;
  56 static int max_real_irqs;
  57
  58 static DEFINE_RAW_SPINLOCK(pmac_pic_lock);
  59
  60 /* The max irq number this driver deals with is 128; see max_irqs */
  61 static DECLARE_BITMAP(ppc_lost_interrupts, 128);
  62 static DECLARE_BITMAP(ppc_cached_irq_mask, 128);
  63 static int pmac_irq_cascade = -1;
  64 static struct irq_domain *pmac_pic_host;
  65
  66 static void __pmac_retrigger(unsigned int irq_nr)
  67 {
  68         if (irq_nr >= max_real_irqs && pmac_irq_cascade > 0) {
  69                 __set_bit(irq_nr, ppc_lost_interrupts);
  70                 irq_nr = pmac_irq_cascade;
  71                 mb();
  72         }
  73         if (!__test_and_set_bit(irq_nr, ppc_lost_interrupts)) {
  74                 atomic_inc(&ppc_n_lost_interrupts);
  75                 set_dec(1);
  76         }
  77 }
  78
  79 static void pmac_mask_and_ack_irq(struct irq_data *d)
  80 {
  81         unsigned int src = irqd_to_hwirq(d);
  82         unsigned long bit = 1UL << (src & 0x1f);
  83         int i = src >> 5;
  84         unsigned long flags;
  85
  86         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
  87         __clear_bit(src, ppc_cached_irq_mask);
  88         if (__test_and_clear_bit(src, ppc_lost_interrupts))
  89                 atomic_dec(&ppc_n_lost_interrupts);
  90         out_le32(&pmac_irq_hw[i]->enable, ppc_cached_irq_mask[i]);
  91         out_le32(&pmac_irq_hw[i]->ack, bit);
  92         do {
  93                 /* make sure ack gets to controller before we enable
  94                    interrupts */
  95                 mb();
  96         } while((in_le32(&pmac_irq_hw[i]->enable) & bit)
  97                 != (ppc_cached_irq_mask[i] & bit));
  98         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
  99 }
 100
 101 static void pmac_ack_irq(struct irq_data *d)
 102 {
 103         unsigned int src = irqd_to_hwirq(d);
 104         unsigned long bit = 1UL << (src & 0x1f);
 105         int i = src >> 5;
 106         unsigned long flags;
 107
 108         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 109         if (__test_and_clear_bit(src, ppc_lost_interrupts))
 110                 atomic_dec(&ppc_n_lost_interrupts);
 111         out_le32(&pmac_irq_hw[i]->ack, bit);
 112         (void)in_le32(&pmac_irq_hw[i]->ack);
 113         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 114 }
 115
 116 static void __pmac_set_irq_mask(unsigned int irq_nr, int nokicklost)
 117 {
 118         unsigned long bit = 1UL << (irq_nr & 0x1f);
 119         int i = irq_nr >> 5;
 120
 121         if ((unsigned)irq_nr >= max_irqs)
 122                 return;
 123
 124         /* enable unmasked interrupts */
 125         out_le32(&pmac_irq_hw[i]->enable, ppc_cached_irq_mask[i]);
 126
 127         do {
 128                 /* make sure mask gets to controller before we
 129                    return to user */
 130                 mb();
 131         } while((in_le32(&pmac_irq_hw[i]->enable) & bit)
 132                 != (ppc_cached_irq_mask[i] & bit));
 133
 134         /*
 135          * Unfortunately, setting the bit in the enable register
 136          * when the device interrupt is already on *doesn't* set
 137          * the bit in the flag register or request another interrupt.
 138          */
 139         if (bit & ppc_cached_irq_mask[i] & in_le32(&pmac_irq_hw[i]->level))
 140                 __pmac_retrigger(irq_nr);
 141 }
 142
 143 /* When an irq gets requested for the first client, if it's an
 144  * edge interrupt, we clear any previous one on the controller
 145  */
 146 static unsigned int pmac_startup_irq(struct irq_data *d)
 147 {
 148         unsigned long flags;
 149         unsigned int src = irqd_to_hwirq(d);
 150         unsigned long bit = 1UL << (src & 0x1f);
 151         int i = src >> 5;
 152
 153         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 154         if (!irqd_is_level_type(d))
 155                 out_le32(&pmac_irq_hw[i]->ack, bit);
 156         __set_bit(src, ppc_cached_irq_mask);
 157         __pmac_set_irq_mask(src, 0);
 158         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 159
 160         return 0;
 161 }
 162
 163 static void pmac_mask_irq(struct irq_data *d)
 164 {
 165         unsigned long flags;
 166         unsigned int src = irqd_to_hwirq(d);
 167
 168         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 169         __clear_bit(src, ppc_cached_irq_mask);
 170         __pmac_set_irq_mask(src, 1);
 171         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 172 }
 173
 174 static void pmac_unmask_irq(struct irq_data *d)
 175 {
 176         unsigned long flags;
 177         unsigned int src = irqd_to_hwirq(d);
 178
 179         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 180         __set_bit(src, ppc_cached_irq_mask);
 181         __pmac_set_irq_mask(src, 0);
 182         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 183 }
 184
 185 static int pmac_retrigger(struct irq_data *d)
 186 {
 187         unsigned long flags;
 188
 189         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 190         __pmac_retrigger(irqd_to_hwirq(d));
 191         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 192         return 1;
 193 }
 194
 195 static struct irq_chip pmac_pic = {
 196         .name           = "PMAC-PIC",
 197         .irq_startup    = pmac_startup_irq,
 198         .irq_mask       = pmac_mask_irq,
 199         .irq_ack        = pmac_ack_irq,
 200         .irq_mask_ack   = pmac_mask_and_ack_irq,
 201         .irq_unmask     = pmac_unmask_irq,
 202         .irq_retrigger  = pmac_retrigger,
 203 };
 204
 205 static irqreturn_t gatwick_action(int cpl, void *dev_id)
 206 {
 207         unsigned long flags;
 208         int irq, bits;
 209         int rc = IRQ_NONE;
 210
 211         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 212         for (irq = max_irqs; (irq -= 32) >= max_real_irqs; ) {
 213                 int i = irq >> 5;
 214                 bits = in_le32(&pmac_irq_hw[i]->event) | ppc_lost_interrupts[i];
 215                 bits |= in_le32(&pmac_irq_hw[i]->level);
 216                 bits &= ppc_cached_irq_mask[i];
 217                 if (bits == 0)
 218                         continue;
 219                 irq += __ilog2(bits);
 220                 raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 221                 generic_handle_irq(irq);
 222                 raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 223                 rc = IRQ_HANDLED;
 224         }
 225         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 226         return rc;
 227 }
 228
 229 static unsigned int pmac_pic_get_irq(void)
 230 {
 231         int irq;
 232         unsigned long bits = 0;
 233         unsigned long flags;
 234
 235 #ifdef CONFIG_PPC_PMAC32_PSURGE
 236         /* IPI's are a hack on the powersurge -- Cort */
 237         if (smp_processor_id() != 0) {
 238                 return  psurge_secondary_virq;
 239         }
 240 #endif /* CONFIG_PPC_PMAC32_PSURGE */
 241         raw_spin_lock_irqsave(&pmac_pic_lock, flags);
 242         for (irq = max_real_irqs; (irq -= 32) >= 0; ) {
 243                 int i = irq >> 5;
 244                 bits = in_le32(&pmac_irq_hw[i]->event) | ppc_lost_interrupts[i];
 245                 bits |= in_le32(&pmac_irq_hw[i]->level);
 246                 bits &= ppc_cached_irq_mask[i];
 247                 if (bits == 0)
 248                         continue;
 249                 irq += __ilog2(bits);
 250                 break;
 251         }
 252         raw_spin_unlock_irqrestore(&pmac_pic_lock, flags);
 253         if (unlikely(irq < 0))
 254                 return NO_IRQ;
 255         return irq_linear_revmap(pmac_pic_host, irq);
 256 }
 257
 258 #ifdef CONFIG_XMON
 259 static struct irqaction xmon_action = {
 260         .handler        = xmon_irq,
 261         .flags          = 0,
 262         .name           = "NMI - XMON"
 263 };
 264 #endif
 265
 266 static struct irqaction gatwick_cascade_action = {
 267         .handler        = gatwick_action,
 268         .name           = "cascade",
 269 };
 270
 271 static int pmac_pic_host_match(struct irq_domain *h, struct device_node *node,
 272                                enum irq_domain_bus_token bus_token)
 273 {
 274         /* We match all, we don't always have a node anyway */
 275         return 1;
 276 }
 277
 278 static int pmac_pic_host_map(struct irq_domain *h, unsigned int virq,
 279                              irq_hw_number_t hw)
 280 {
 281         if (hw >= max_irqs)
 282                 return -EINVAL;
 283
 284         /* Mark level interrupts, set delayed disable for edge ones and set
 285          * handlers
 286          */
 287         irq_set_status_flags(virq, IRQ_LEVEL);
 288         irq_set_chip_and_handler(virq, &pmac_pic, handle_level_irq);
 289         return 0;
 290 }
 291
 292 static const struct irq_domain_ops pmac_pic_host_ops = {
 293         .match = pmac_pic_host_match,
 294         .map = pmac_pic_host_map,
 295         .xlate = irq_domain_xlate_onecell,
 296 };
 297
 298 static void __init pmac_pic_probe_oldstyle(void)
 299 {
 300         int i;
 301         struct device_node *master = NULL;
 302         struct device_node *slave = NULL;
 303         u8 __iomem *addr;
 304         struct resource r;
 305
 306         /* Set our get_irq function */
 307         ppc_md.get_irq = pmac_pic_get_irq;
 308
 309         /*
 310          * Find the interrupt controller type & node
 311          */
 312
 313         if ((master = of_find_node_by_name(NULL, "gc")) != NULL) {
 314                 max_irqs = max_real_irqs = 32;
 315         } else if ((master = of_find_node_by_name(NULL, "ohare")) != NULL) {
 316                 max_irqs = max_real_irqs = 32;
 317                 /* We might have a second cascaded ohare */
 318                 slave = of_find_node_by_name(NULL, "pci106b,7");
 319                 if (slave)
 320                         max_irqs = 64;
 321         } else if ((master = of_find_node_by_name(NULL, "mac-io")) != NULL) {
 322                 max_irqs = max_real_irqs = 64;
 323
 324                 /* We might have a second cascaded heathrow */
 325
 326                 /* Compensate for of_node_put() in of_find_node_by_name() */
 327                 of_node_get(master);
 328                 slave = of_find_node_by_name(master, "mac-io");
 329
 330                 /* Check ordering of master & slave */
 331                 if (of_device_is_compatible(master, "gatwick")) {
 332                         struct device_node *tmp;
 333                         BUG_ON(slave == NULL);
 334                         tmp = master;
 335                         master = slave;
 336                         slave = tmp;
 337                 }
 338
 339                 /* We found a slave */
 340                 if (slave)
 341                         max_irqs = 128;
 342         }
 343         BUG_ON(master == NULL);
 344
 345         /*
 346          * Allocate an irq host
 347          */
 348         pmac_pic_host = irq_domain_add_linear(master, max_irqs,
 349                                               &pmac_pic_host_ops, NULL);
 350         BUG_ON(pmac_pic_host == NULL);
 351         irq_set_default_host(pmac_pic_host);
 352
 353         /* Get addresses of first controller if we have a node for it */
 354         BUG_ON(of_address_to_resource(master, 0, &r));
 355
 356         /* Map interrupts of primary controller */
 357         addr = (u8 __iomem *) ioremap(r.start, 0x40);
 358         i = 0;
 359         pmac_irq_hw[i++] = (volatile struct pmac_irq_hw __iomem *)
 360                 (addr + 0x20);
 361         if (max_real_irqs > 32)
 362                 pmac_irq_hw[i++] = (volatile struct pmac_irq_hw __iomem *)
 363                         (addr + 0x10);
 364         of_node_put(master);
 365
 366         printk(KERN_INFO "irq: Found primary Apple PIC %s for %d irqs\n",
 367                master->full_name, max_real_irqs);
 368
 369         /* Map interrupts of cascaded controller */
 370         if (slave && !of_address_to_resource(slave, 0, &r)) {
 371                 addr = (u8 __iomem *)ioremap(r.start, 0x40);
 372                 pmac_irq_hw[i++] = (volatile struct pmac_irq_hw __iomem *)
 373                         (addr + 0x20);
 374                 if (max_irqs > 64)
 375                         pmac_irq_hw[i++] =
 376                                 (volatile struct pmac_irq_hw __iomem *)
 377                                 (addr + 0x10);
 378                 pmac_irq_cascade = irq_of_parse_and_map(slave, 0);
 379
 380                 printk(KERN_INFO "irq: Found slave Apple PIC %s for %d irqs"
 381                        " cascade: %d\n", slave->full_name,
 382                        max_irqs - max_real_irqs, pmac_irq_cascade);
 383         }
 384         of_node_put(slave);
 385
 386         /* Disable all interrupts in all controllers */
 387         for (i = 0; i * 32 < max_irqs; ++i)
 388                 out_le32(&pmac_irq_hw[i]->enable, 0);
 389
 390         /* Hookup cascade irq */
 391         if (slave && pmac_irq_cascade != NO_IRQ)
 392                 setup_irq(pmac_irq_cascade, &gatwick_cascade_action);
 393
 394         printk(KERN_INFO "irq: System has %d possible interrupts\n", max_irqs);
 395 #ifdef CONFIG_XMON
 396         setup_irq(irq_create_mapping(NULL, 20), &xmon_action);
 397 #endif
 398 }
 399
 400 int of_irq_parse_oldworld(struct device_node *device, int index,
 401                         struct of_phandle_args *out_irq)
 402 {
 403         const u32 *ints = NULL;
 404         int intlen;
 405
 406         /*
 407          * Old machines just have a list of interrupt numbers
 408          * and no interrupt-controller nodes. We also have dodgy
 409          * cases where the APPL,interrupts property is completely
 410          * missing behind pci-pci bridges and we have to get it
 411          * from the parent (the bridge itself, as apple just wired
 412          * everything together on these)
 413          */
 414         while (device) {
 415                 ints = of_get_property(device, "AAPL,interrupts", &intlen);
 416                 if (ints != NULL)
 417                         break;
 418                 device = device->parent;
 419                 if (device && strcmp(device->type, "pci") != 0)
 420                         break;
 421         }
 422         if (ints == NULL)
 423                 return -EINVAL;
 424         intlen /= sizeof(u32);
 425
 426         if (index >= intlen)
 427                 return -EINVAL;
 428
 429         out_irq->np = NULL;
 430         out_irq->args[0] = ints[index];
 431         out_irq->args_count = 1;
 432
 433         return 0;
 434 }
 435 #endif /* CONFIG_PPC32 */
 436
 437 static void __init pmac_pic_setup_mpic_nmi(struct mpic *mpic)
 438 {
 439 #if defined(CONFIG_XMON) && defined(CONFIG_PPC32)
 440         struct device_node* pswitch;
 441         int nmi_irq;
 442
 443         pswitch = of_find_node_by_name(NULL, "programmer-switch");
 444         if (pswitch) {
 445                 nmi_irq = irq_of_parse_and_map(pswitch, 0);
 446                 if (nmi_irq != NO_IRQ) {
 447                         mpic_irq_set_priority(nmi_irq, 9);
 448                         setup_irq(nmi_irq, &xmon_action);
 449                 }
 450                 of_node_put(pswitch);
 451         }
 452 #endif  /* defined(CONFIG_XMON) && defined(CONFIG_PPC32) */
 453 }
 454
 455 static struct mpic * __init pmac_setup_one_mpic(struct device_node *np,
 456                                                 int master)
 457 {
 458         const char *name = master ? " MPIC 1   " : " MPIC 2   ";
 459         struct mpic *mpic;
 460         unsigned int flags = master ? 0 : MPIC_SECONDARY;
 461
 462         pmac_call_feature(PMAC_FTR_ENABLE_MPIC, np, 0, 0);
 463
 464         if (of_get_property(np, "big-endian", NULL))
 465                 flags |= MPIC_BIG_ENDIAN;
 466
 467         /* Primary Big Endian means HT interrupts. This is quite dodgy
 468          * but works until I find a better way
 469          */
 470         if (master && (flags & MPIC_BIG_ENDIAN))
 471                 flags |= MPIC_U3_HT_IRQS;
 472
 473         mpic = mpic_alloc(np, 0, flags, 0, 0, name);
 474         if (mpic == NULL)
 475                 return NULL;
 476
 477         mpic_init(mpic);
 478
 479         return mpic;
 480  }
 481
 482 static int __init pmac_pic_probe_mpic(void)
 483 {
 484         struct mpic *mpic1, *mpic2;
 485         struct device_node *np, *master = NULL, *slave = NULL;
 486
 487         /* We can have up to 2 MPICs cascaded */
 488         for (np = NULL; (np = of_find_node_by_type(np, "open-pic"))
 489                      != NULL;) {
 490                 if (master == NULL &&
 491                     of_get_property(np, "interrupts", NULL) == NULL)
 492                         master = of_node_get(np);
 493                 else if (slave == NULL)
 494                         slave = of_node_get(np);
 495                 if (master && slave)
 496                         break;
 497         }
 498
 499         /* Check for bogus setups */
 500         if (master == NULL && slave != NULL) {
 501                 master = slave;
 502                 slave = NULL;
 503         }
 504
 505         /* Not found, default to good old pmac pic */
 506         if (master == NULL)
 507                 return -ENODEV;
 508
 509         /* Set master handler */
 510         ppc_md.get_irq = mpic_get_irq;
 511
 512         /* Setup master */
 513         mpic1 = pmac_setup_one_mpic(master, 1);
 514         BUG_ON(mpic1 == NULL);
 515
 516         /* Install NMI if any */
 517         pmac_pic_setup_mpic_nmi(mpic1);
 518
 519         of_node_put(master);
 520
 521         /* Set up a cascaded controller, if present */
 522         if (slave) {
 523                 mpic2 = pmac_setup_one_mpic(slave, 0);
 524                 if (mpic2 == NULL)
 525                         printk(KERN_ERR "Failed to setup slave MPIC\n");
 526                 of_node_put(slave);
 527         }
 528
 529         return 0;
 530 }
 531
 532
 533 void __init pmac_pic_init(void)
 534 {
 535         /* We configure the OF parsing based on our oldworld vs. newworld
 536          * platform type and whether we were booted by BootX.
 537          */
 538 #ifdef CONFIG_PPC32
 539         if (!pmac_newworld)
 540                 of_irq_workarounds |= OF_IMAP_OLDWORLD_MAC;
 541         if (of_get_property(of_chosen, "linux,bootx", NULL) != NULL)
 542                 of_irq_workarounds |= OF_IMAP_NO_PHANDLE;
 543
 544         /* If we don't have phandles on a newworld, then try to locate a
 545          * default interrupt controller (happens when booting with BootX).
 546          * We do a first match here, hopefully, that only ever happens on
 547          * machines with one controller.
 548          */
 549         if (pmac_newworld && (of_irq_workarounds & OF_IMAP_NO_PHANDLE)) {
 550                 struct device_node *np;
 551
 552                 for_each_node_with_property(np, "interrupt-controller") {
 553                         /* Skip /chosen/interrupt-controller */
 554                         if (strcmp(np->name, "chosen") == 0)
 555                                 continue;
 556                         /* It seems like at least one person wants
 557                          * to use BootX on a machine with an AppleKiwi
 558                          * controller which happens to pretend to be an
 559                          * interrupt controller too. */
 560                         if (strcmp(np->name, "AppleKiwi") == 0)
 561                                 continue;
 562                         /* I think we found one ! */
 563                         of_irq_dflt_pic = np;
 564                         break;
 565                 }
 566         }
 567 #endif /* CONFIG_PPC32 */
 568
 569         /* We first try to detect Apple's new Core99 chipset, since mac-io
 570          * is quite different on those machines and contains an IBM MPIC2.
 571          */
 572         if (pmac_pic_probe_mpic() == 0)
 573                 return;
 574
 575 #ifdef CONFIG_PPC32
 576         pmac_pic_probe_oldstyle();
 577 #endif
 578 }
 579
 580 #if defined(CONFIG_PM) && defined(CONFIG_PPC32)
 581 /*
 582  * These procedures are used in implementing sleep on the powerbooks.
 583  * sleep_save_intrs() saves the states of all interrupt enables
 584  * and disables all interrupts except for the nominated one.
 585  * sleep_restore_intrs() restores the states of all interrupt enables.
 586  */
 587 unsigned long sleep_save_mask[2];
 588
 589 /* This used to be passed by the PMU driver but that link got
 590  * broken with the new driver model. We use this tweak for now...
 591  * We really want to do things differently though...
 592  */
 593 static int pmacpic_find_viaint(void)
 594 {
 595         int viaint = -1;
 596
 597 #ifdef CONFIG_ADB_PMU
 598         struct device_node *np;
 599
 600         if (pmu_get_model() != PMU_OHARE_BASED)
 601                 goto not_found;
 602         np = of_find_node_by_name(NULL, "via-pmu");
 603         if (np == NULL)
 604                 goto not_found;
 605         viaint = irq_of_parse_and_map(np, 0);
 606
 607 not_found:
 608 #endif /* CONFIG_ADB_PMU */
 609         return viaint;
 610 }
 611
 612 static int pmacpic_suspend(void)
 613 {
 614         int viaint = pmacpic_find_viaint();
 615
 616         sleep_save_mask[0] = ppc_cached_irq_mask[0];
 617         sleep_save_mask[1] = ppc_cached_irq_mask[1];
 618         ppc_cached_irq_mask[0] = 0;
 619         ppc_cached_irq_mask[1] = 0;
 620         if (viaint > 0)
 621                 set_bit(viaint, ppc_cached_irq_mask);
 622         out_le32(&pmac_irq_hw[0]->enable, ppc_cached_irq_mask[0]);
 623         if (max_real_irqs > 32)
 624                 out_le32(&pmac_irq_hw[1]->enable, ppc_cached_irq_mask[1]);
 625         (void)in_le32(&pmac_irq_hw[0]->event);
 626         /* make sure mask gets to controller before we return to caller */
 627         mb();
 628         (void)in_le32(&pmac_irq_hw[0]->enable);
 629
 630         return 0;
 631 }
 632
 633 static void pmacpic_resume(void)
 634 {
 635         int i;
 636
 637         out_le32(&pmac_irq_hw[0]->enable, 0);
 638         if (max_real_irqs > 32)
 639                 out_le32(&pmac_irq_hw[1]->enable, 0);
 640         mb();
 641         for (i = 0; i < max_real_irqs; ++i)
 642                 if (test_bit(i, sleep_save_mask))
 643                         pmac_unmask_irq(irq_get_irq_data(i));
 644 }
 645
 646 static struct syscore_ops pmacpic_syscore_ops = {
 647         .suspend        = pmacpic_suspend,
 648         .resume         = pmacpic_resume,
 649 };
 650
 651 static int __init init_pmacpic_syscore(void)
 652 {
 653         if (pmac_irq_hw[0])
 654                 register_syscore_ops(&pmacpic_syscore_ops);
 655         return 0;
 656 }
 657
 658 machine_subsys_initcall(powermac, init_pmacpic_syscore);
 659
 660 #endif /* CONFIG_PM && CONFIG_PPC32 */