Add qemu 2.4.0
[kvmfornfv.git] / qemu / roms / u-boot / include / configs / PCI5441.h
diff --git a/qemu/roms/u-boot/include/configs/PCI5441.h b/qemu/roms/u-boot/include/configs/PCI5441.h
new file mode 100644 (file)
index 0000000..7ae25d7
--- /dev/null
@@ -0,0 +1,150 @@
+/*
+ * (C) Copyright 2004, Psyent Corporation <www.psyent.com>
+ * Scott McNutt <smcnutt@psyent.com>
+ *
+ * SPDX-License-Identifier:    GPL-2.0+
+ */
+
+#ifndef __CONFIG_H
+#define __CONFIG_H
+
+/*------------------------------------------------------------------------
+ * BOARD/CPU
+ *----------------------------------------------------------------------*/
+#define        CONFIG_PCI5441          1               /* PCI-5441 board       */
+#define CONFIG_SYS_CLK_FREQ    50000000        /* 50 MHz core clk      */
+
+#define CONFIG_SYS_RESET_ADDR          0x00000000      /* Hard-reset address   */
+#define CONFIG_SYS_EXCEPTION_ADDR      0x01000020      /* Exception entry point*/
+#define CONFIG_SYS_NIOS_SYSID_BASE     0x00920828      /* System id address    */
+#define        CONFIG_BOARD_EARLY_INIT_F 1     /* enable early board-spec. init*/
+
+/*------------------------------------------------------------------------
+ * CACHE -- the following will support II/s and II/f. The II/s does not
+ * have dcache, so the cache instructions will behave as NOPs.
+ *----------------------------------------------------------------------*/
+#define CONFIG_SYS_ICACHE_SIZE         4096            /* 4 KByte total        */
+#define CONFIG_SYS_ICACHELINE_SIZE     32              /* 32 bytes/line        */
+#define CONFIG_SYS_DCACHE_SIZE         2048            /* 2 KByte (II/f)       */
+#define CONFIG_SYS_DCACHELINE_SIZE     4               /* 4 bytes/line (II/f)  */
+
+/*------------------------------------------------------------------------
+ * MEMORY BASE ADDRESSES
+ *----------------------------------------------------------------------*/
+#define CONFIG_SYS_FLASH_BASE          0x00000000      /* FLASH base addr      */
+#define CONFIG_SYS_FLASH_SIZE          0x00800000      /* 8 MByte              */
+#define CONFIG_SYS_SDRAM_BASE          0x01000000      /* SDRAM base addr      */
+#define CONFIG_SYS_SDRAM_SIZE          0x01000000      /* 16 MByte             */
+
+/*------------------------------------------------------------------------
+ * MEMORY ORGANIZATION
+ *     -Monitor at top.
+ *     -The heap is placed below the monitor.
+ *     -Global data is placed below the heap.
+ *     -The stack is placed below global data (&grows down).
+ *----------------------------------------------------------------------*/
+#define CONFIG_SYS_MONITOR_LEN         (128 * 1024)    /* Reserve 128k         */
+#define CONFIG_SYS_MALLOC_LEN          (CONFIG_ENV_SIZE + 128*1024)
+
+#define CONFIG_SYS_MONITOR_BASE        CONFIG_SYS_TEXT_BASE
+#define CONFIG_SYS_MALLOC_BASE         (CONFIG_SYS_MONITOR_BASE - CONFIG_SYS_MALLOC_LEN)
+#define CONFIG_SYS_GBL_DATA_OFFSET     (CONFIG_SYS_MALLOC_BASE - GENERATED_GBL_DATA_SIZE)
+#define CONFIG_SYS_INIT_SP             CONFIG_SYS_GBL_DATA_OFFSET
+
+/*------------------------------------------------------------------------
+ * FLASH (AM29LV065D)
+ *----------------------------------------------------------------------*/
+#define CONFIG_SYS_MAX_FLASH_SECT      128             /* Max # sects per bank */
+#define CONFIG_SYS_MAX_FLASH_BANKS     1               /* Max # of flash banks */
+#define CONFIG_SYS_FLASH_ERASE_TOUT    8000            /* Erase timeout (msec) */
+#define CONFIG_SYS_FLASH_WRITE_TOUT    100             /* Write timeout (msec) */
+#define CONFIG_SYS_FLASH_WORD_SIZE     unsigned char   /* flash word size      */
+
+/*------------------------------------------------------------------------
+ * ENVIRONMENT -- Put environment in sector CONFIG_SYS_MONITOR_LEN above
+ * CONFIG_SYS_RESET_ADDR, since we assume the monitor is stored at the
+ * reset address, no? This will keep the environment in user region
+ * of flash. NOTE: the monitor length must be multiple of sector size
+ * (which is common practice).
+ *----------------------------------------------------------------------*/
+#define        CONFIG_ENV_IS_IN_FLASH  1               /* Environment in flash */
+#define CONFIG_ENV_SIZE                (64 * 1024)     /* 64 KByte (1 sector)  */
+#define CONFIG_ENV_OVERWRITE                   /* Serial change Ok     */
+#define CONFIG_ENV_ADDR        (CONFIG_SYS_RESET_ADDR + CONFIG_SYS_MONITOR_LEN)
+
+/*------------------------------------------------------------------------
+ * CONSOLE
+ *----------------------------------------------------------------------*/
+#define CONFIG_ALTERA_UART             1       /* Use altera uart */
+#if defined(CONFIG_ALTERA_JTAG_UART)
+#define CONFIG_SYS_NIOS_CONSOLE        0x00920820      /* JTAG UART base addr  */
+#else
+#define CONFIG_SYS_NIOS_CONSOLE        0x009208a0      /* UART base addr       */
+#endif
+
+#define CONFIG_SYS_NIOS_FIXEDBAUD      1               /* Baudrate is fixed    */
+#define CONFIG_BAUDRATE                115200          /* Initial baudrate     */
+#define CONFIG_SYS_BAUDRATE_TABLE      {115200}        /* It's fixed ;-)       */
+
+#define CONFIG_SYS_CONSOLE_INFO_QUIET  1               /* Suppress console info*/
+
+/*------------------------------------------------------------------------
+ * DEBUG
+ *----------------------------------------------------------------------*/
+#undef CONFIG_ROM_STUBS                                /* Stubs not in ROM     */
+
+/*------------------------------------------------------------------------
+ * TIMEBASE --
+ *
+ * The high res timer defaults to 1 msec. Since it includes the period
+ * registers, the interrupt frequency can be reduced using TMRCNT.
+ * If the default period is acceptable, TMRCNT can be left undefined.
+ * TMRMS represents the desired mecs per tick (msecs per interrupt).
+ *----------------------------------------------------------------------*/
+#define CONFIG_SYS_LOW_RES_TIMER
+#define CONFIG_SYS_NIOS_TMRBASE        0x00920860      /* Tick timer base addr */
+#define CONFIG_SYS_NIOS_TMRIRQ         3       /* Timer IRQ num */
+#define CONFIG_SYS_NIOS_TMRMS          10      /* Desired period (msec)*/
+#define CONFIG_SYS_NIOS_TMRCNT \
+               (CONFIG_SYS_NIOS_TMRMS * (CONFIG_SYS_CLK_FREQ/1000))
+
+
+/*
+ * BOOTP options
+ */
+#define CONFIG_BOOTP_BOOTFILESIZE
+#define CONFIG_BOOTP_BOOTPATH
+#define CONFIG_BOOTP_GATEWAY
+#define CONFIG_BOOTP_HOSTNAME
+
+
+/*
+ * Command line configuration.
+ */
+#define CONFIG_CMD_BDI
+#define CONFIG_CMD_ECHO
+#define CONFIG_CMD_SAVEENV
+#define CONFIG_CMD_FLASH
+#define CONFIG_CMD_IMI
+#define CONFIG_CMD_IRQ
+#define CONFIG_CMD_LOADS
+#define CONFIG_CMD_LOADB
+#define CONFIG_CMD_MEMORY
+#define CONFIG_CMD_MISC
+#define CONFIG_CMD_RUN
+#define CONFIG_CMD_SAVES
+
+
+/*------------------------------------------------------------------------
+ * MISC
+ *----------------------------------------------------------------------*/
+#define        CONFIG_SYS_LONGHELP                             /* Provide extended help*/
+#define        CONFIG_SYS_CBSIZE               256             /* Console I/O buf size */
+#define        CONFIG_SYS_MAXARGS              16              /* Max command args     */
+#define CONFIG_SYS_BARGSIZE            CONFIG_SYS_CBSIZE       /* Boot arg buf size    */
+#define        CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print buf size    */
+#define        CONFIG_SYS_LOAD_ADDR            CONFIG_SYS_SDRAM_BASE   /* Default load address */
+#define CONFIG_SYS_MEMTEST_START       CONFIG_SYS_SDRAM_BASE   /* Start addr for test  */
+#define CONFIG_SYS_MEMTEST_END         CONFIG_SYS_INIT_SP - 0x00020000
+
+#endif /* __CONFIG_H */