These changes are the raw update to linux-4.4.6-rt14. Kernel sources
[kvmfornfv.git] / kernel / drivers / gpu / drm / nouveau / nvkm / subdev / ltc / gf100.c
index 7fb5ea0..fb0de83 100644 (file)
 #include <subdev/timer.h>
 
 void
-gf100_ltc_cbc_clear(struct nvkm_ltc_priv *priv, u32 start, u32 limit)
+gf100_ltc_cbc_clear(struct nvkm_ltc *ltc, u32 start, u32 limit)
 {
-       nv_wr32(priv, 0x17e8cc, start);
-       nv_wr32(priv, 0x17e8d0, limit);
-       nv_wr32(priv, 0x17e8c8, 0x00000004);
+       struct nvkm_device *device = ltc->subdev.device;
+       nvkm_wr32(device, 0x17e8cc, start);
+       nvkm_wr32(device, 0x17e8d0, limit);
+       nvkm_wr32(device, 0x17e8c8, 0x00000004);
 }
 
 void
-gf100_ltc_cbc_wait(struct nvkm_ltc_priv *priv)
+gf100_ltc_cbc_wait(struct nvkm_ltc *ltc)
 {
+       struct nvkm_device *device = ltc->subdev.device;
        int c, s;
-       for (c = 0; c < priv->ltc_nr; c++) {
-               for (s = 0; s < priv->lts_nr; s++)
-                       nv_wait(priv, 0x1410c8 + c * 0x2000 + s * 0x400, ~0, 0);
+       for (c = 0; c < ltc->ltc_nr; c++) {
+               for (s = 0; s < ltc->lts_nr; s++) {
+                       const u32 addr = 0x1410c8 + (c * 0x2000) + (s * 0x400);
+                       nvkm_msec(device, 2000,
+                               if (!nvkm_rd32(device, addr))
+                                       break;
+                       );
+               }
        }
 }
 
 void
-gf100_ltc_zbc_clear_color(struct nvkm_ltc_priv *priv, int i, const u32 color[4])
+gf100_ltc_zbc_clear_color(struct nvkm_ltc *ltc, int i, const u32 color[4])
 {
-       nv_mask(priv, 0x17ea44, 0x0000000f, i);
-       nv_wr32(priv, 0x17ea48, color[0]);
-       nv_wr32(priv, 0x17ea4c, color[1]);
-       nv_wr32(priv, 0x17ea50, color[2]);
-       nv_wr32(priv, 0x17ea54, color[3]);
+       struct nvkm_device *device = ltc->subdev.device;
+       nvkm_mask(device, 0x17ea44, 0x0000000f, i);
+       nvkm_wr32(device, 0x17ea48, color[0]);
+       nvkm_wr32(device, 0x17ea4c, color[1]);
+       nvkm_wr32(device, 0x17ea50, color[2]);
+       nvkm_wr32(device, 0x17ea54, color[3]);
 }
 
 void
-gf100_ltc_zbc_clear_depth(struct nvkm_ltc_priv *priv, int i, const u32 depth)
+gf100_ltc_zbc_clear_depth(struct nvkm_ltc *ltc, int i, const u32 depth)
 {
-       nv_mask(priv, 0x17ea44, 0x0000000f, i);
-       nv_wr32(priv, 0x17ea58, depth);
+       struct nvkm_device *device = ltc->subdev.device;
+       nvkm_mask(device, 0x17ea44, 0x0000000f, i);
+       nvkm_wr32(device, 0x17ea58, depth);
 }
 
 static const struct nvkm_bitfield
@@ -81,88 +90,90 @@ gf100_ltc_lts_intr_name[] = {
 };
 
 static void
-gf100_ltc_lts_intr(struct nvkm_ltc_priv *priv, int ltc, int lts)
+gf100_ltc_lts_intr(struct nvkm_ltc *ltc, int c, int s)
 {
-       u32 base = 0x141000 + (ltc * 0x2000) + (lts * 0x400);
-       u32 intr = nv_rd32(priv, base + 0x020);
+       struct nvkm_subdev *subdev = &ltc->subdev;
+       struct nvkm_device *device = subdev->device;
+       u32 base = 0x141000 + (c * 0x2000) + (s * 0x400);
+       u32 intr = nvkm_rd32(device, base + 0x020);
        u32 stat = intr & 0x0000ffff;
+       char msg[128];
 
        if (stat) {
-               nv_info(priv, "LTC%d_LTS%d:", ltc, lts);
-               nvkm_bitfield_print(gf100_ltc_lts_intr_name, stat);
-               pr_cont("\n");
+               nvkm_snprintbf(msg, sizeof(msg), gf100_ltc_lts_intr_name, stat);
+               nvkm_error(subdev, "LTC%d_LTS%d: %08x [%s]\n", c, s, stat, msg);
        }
 
-       nv_wr32(priv, base + 0x020, intr);
+       nvkm_wr32(device, base + 0x020, intr);
 }
 
 void
-gf100_ltc_intr(struct nvkm_subdev *subdev)
+gf100_ltc_intr(struct nvkm_ltc *ltc)
 {
-       struct nvkm_ltc_priv *priv = (void *)subdev;
+       struct nvkm_device *device = ltc->subdev.device;
        u32 mask;
 
-       mask = nv_rd32(priv, 0x00017c);
+       mask = nvkm_rd32(device, 0x00017c);
        while (mask) {
-               u32 lts, ltc = __ffs(mask);
-               for (lts = 0; lts < priv->lts_nr; lts++)
-                       gf100_ltc_lts_intr(priv, ltc, lts);
-               mask &= ~(1 << ltc);
+               u32 s, c = __ffs(mask);
+               for (s = 0; s < ltc->lts_nr; s++)
+                       gf100_ltc_lts_intr(ltc, c, s);
+               mask &= ~(1 << c);
        }
 }
 
-static int
-gf100_ltc_init(struct nvkm_object *object)
+void
+gf100_ltc_invalidate(struct nvkm_ltc *ltc)
 {
-       struct nvkm_ltc_priv *priv = (void *)object;
-       u32 lpg128 = !(nv_rd32(priv, 0x100c80) & 0x00000001);
-       int ret;
+       struct nvkm_device *device = ltc->subdev.device;
+       s64 taken;
 
-       ret = nvkm_ltc_init(priv);
-       if (ret)
-               return ret;
+       nvkm_wr32(device, 0x70004, 0x00000001);
+       taken = nvkm_wait_msec(device, 2, 0x70004, 0x00000003, 0x00000000);
+       if (taken < 0)
+               nvkm_warn(&ltc->subdev, "LTC invalidate timeout\n");
 
-       nv_mask(priv, 0x17e820, 0x00100000, 0x00000000); /* INTR_EN &= ~0x10 */
-       nv_wr32(priv, 0x17e8d8, priv->ltc_nr);
-       nv_wr32(priv, 0x17e8d4, priv->tag_base);
-       nv_mask(priv, 0x17e8c0, 0x00000002, lpg128 ? 0x00000002 : 0x00000000);
-       return 0;
+       if (taken > 0)
+               nvkm_debug(&ltc->subdev, "LTC invalidate took %lld ns\n", taken);
 }
 
 void
-gf100_ltc_dtor(struct nvkm_object *object)
+gf100_ltc_flush(struct nvkm_ltc *ltc)
 {
-       struct nvkm_fb *pfb = nvkm_fb(object);
-       struct nvkm_ltc_priv *priv = (void *)object;
+       struct nvkm_device *device = ltc->subdev.device;
+       s64 taken;
 
-       nvkm_mm_fini(&priv->tags);
-       if (pfb->ram)
-               nvkm_mm_free(&pfb->vram, &priv->tag_ram);
+       nvkm_wr32(device, 0x70010, 0x00000001);
+       taken = nvkm_wait_msec(device, 2, 0x70010, 0x00000003, 0x00000000);
+       if (taken < 0)
+               nvkm_warn(&ltc->subdev, "LTC flush timeout\n");
 
-       nvkm_ltc_destroy(priv);
+       if (taken > 0)
+               nvkm_debug(&ltc->subdev, "LTC flush took %lld ns\n", taken);
 }
 
 /* TODO: Figure out tag memory details and drop the over-cautious allocation.
  */
 int
-gf100_ltc_init_tag_ram(struct nvkm_fb *pfb, struct nvkm_ltc_priv *priv)
+gf100_ltc_oneinit_tag_ram(struct nvkm_ltc *ltc)
 {
+       struct nvkm_ram *ram = ltc->subdev.device->fb->ram;
        u32 tag_size, tag_margin, tag_align;
        int ret;
 
        /* No VRAM, no tags for now. */
-       if (!pfb->ram) {
-               priv->num_tags = 0;
+       if (!ram) {
+               ltc->num_tags = 0;
                goto mm_init;
        }
 
        /* tags for 1/4 of VRAM should be enough (8192/4 per GiB of VRAM) */
-       priv->num_tags = (pfb->ram->size >> 17) / 4;
-       if (priv->num_tags > (1 << 17))
-               priv->num_tags = 1 << 17; /* we have 17 bits in PTE */
-       priv->num_tags = (priv->num_tags + 63) & ~63; /* round up to 64 */
+       ltc->num_tags = (ram->size >> 17) / 4;
+       if (ltc->num_tags > (1 << 17))
+               ltc->num_tags = 1 << 17; /* we have 17 bits in PTE */
+       ltc->num_tags = (ltc->num_tags + 63) & ~63; /* round up to 64 */
 
-       tag_align = priv->ltc_nr * 0x800;
+       tag_align = ltc->ltc_nr * 0x800;
        tag_margin = (tag_align < 0x6000) ? 0x6000 : tag_align;
 
        /* 4 part 4 sub: 0x2000 bytes for 56 tags */
@@ -173,72 +184,73 @@ gf100_ltc_init_tag_ram(struct nvkm_fb *pfb, struct nvkm_ltc_priv *priv)
         *
         * For 4 GiB of memory we'll have 8192 tags which makes 3 MiB, < 0.1 %.
         */
-       tag_size  = (priv->num_tags / 64) * 0x6000 + tag_margin;
+       tag_size  = (ltc->num_tags / 64) * 0x6000 + tag_margin;
        tag_size += tag_align;
        tag_size  = (tag_size + 0xfff) >> 12; /* round up */
 
-       ret = nvkm_mm_tail(&pfb->vram, 1, 1, tag_size, tag_size, 1,
-                          &priv->tag_ram);
+       ret = nvkm_mm_tail(&ram->vram, 1, 1, tag_size, tag_size, 1,
+                          &ltc->tag_ram);
        if (ret) {
-               priv->num_tags = 0;
+               ltc->num_tags = 0;
        } else {
-               u64 tag_base = ((u64)priv->tag_ram->offset << 12) + tag_margin;
+               u64 tag_base = ((u64)ltc->tag_ram->offset << 12) + tag_margin;
 
                tag_base += tag_align - 1;
-               ret = do_div(tag_base, tag_align);
+               do_div(tag_base, tag_align);
 
-               priv->tag_base = tag_base;
+               ltc->tag_base = tag_base;
        }
 
 mm_init:
-       ret = nvkm_mm_init(&priv->tags, 0, priv->num_tags, 1);
-       return ret;
+       return nvkm_mm_init(&ltc->tags, 0, ltc->num_tags, 1);
 }
 
 int
-gf100_ltc_ctor(struct nvkm_object *parent, struct nvkm_object *engine,
-              struct nvkm_oclass *oclass, void *data, u32 size,
-              struct nvkm_object **pobject)
+gf100_ltc_oneinit(struct nvkm_ltc *ltc)
 {
-       struct nvkm_fb *pfb = nvkm_fb(parent);
-       struct nvkm_ltc_priv *priv;
-       u32 parts, mask;
-       int ret, i;
-
-       ret = nvkm_ltc_create(parent, engine, oclass, &priv);
-       *pobject = nv_object(priv);
-       if (ret)
-               return ret;
-
-       parts = nv_rd32(priv, 0x022438);
-       mask = nv_rd32(priv, 0x022554);
+       struct nvkm_device *device = ltc->subdev.device;
+       const u32 parts = nvkm_rd32(device, 0x022438);
+       const u32  mask = nvkm_rd32(device, 0x022554);
+       const u32 slice = nvkm_rd32(device, 0x17e8dc) >> 28;
+       int i;
+
        for (i = 0; i < parts; i++) {
                if (!(mask & (1 << i)))
-                       priv->ltc_nr++;
+                       ltc->ltc_nr++;
        }
-       priv->lts_nr = nv_rd32(priv, 0x17e8dc) >> 28;
+       ltc->lts_nr = slice;
 
-       ret = gf100_ltc_init_tag_ram(pfb, priv);
-       if (ret)
-               return ret;
+       return gf100_ltc_oneinit_tag_ram(ltc);
+}
+
+static void
+gf100_ltc_init(struct nvkm_ltc *ltc)
+{
+       struct nvkm_device *device = ltc->subdev.device;
+       u32 lpg128 = !(nvkm_rd32(device, 0x100c80) & 0x00000001);
 
-       nv_subdev(priv)->intr = gf100_ltc_intr;
-       return 0;
+       nvkm_mask(device, 0x17e820, 0x00100000, 0x00000000); /* INTR_EN &= ~0x10 */
+       nvkm_wr32(device, 0x17e8d8, ltc->ltc_nr);
+       nvkm_wr32(device, 0x17e8d4, ltc->tag_base);
+       nvkm_mask(device, 0x17e8c0, 0x00000002, lpg128 ? 0x00000002 : 0x00000000);
 }
 
-struct nvkm_oclass *
-gf100_ltc_oclass = &(struct nvkm_ltc_impl) {
-       .base.handle = NV_SUBDEV(LTC, 0xc0),
-       .base.ofuncs = &(struct nvkm_ofuncs) {
-               .ctor = gf100_ltc_ctor,
-               .dtor = gf100_ltc_dtor,
-               .init = gf100_ltc_init,
-               .fini = _nvkm_ltc_fini,
-       },
+static const struct nvkm_ltc_func
+gf100_ltc = {
+       .oneinit = gf100_ltc_oneinit,
+       .init = gf100_ltc_init,
        .intr = gf100_ltc_intr,
        .cbc_clear = gf100_ltc_cbc_clear,
        .cbc_wait = gf100_ltc_cbc_wait,
        .zbc = 16,
        .zbc_clear_color = gf100_ltc_zbc_clear_color,
        .zbc_clear_depth = gf100_ltc_zbc_clear_depth,
-}.base;
+       .invalidate = gf100_ltc_invalidate,
+       .flush = gf100_ltc_flush,
+};
+
+int
+gf100_ltc_new(struct nvkm_device *device, int index, struct nvkm_ltc **pltc)
+{
+       return nvkm_ltc_new_(&gf100_ltc, device, index, pltc);
+}