Code Review / kvmfornfv.git / blobdiff
? search:
summary | shortlog | log | commit | commitdiff | review | tree
raw | inline | side by side
These changes are the raw update to linux-4.4.6-rt14. Kernel sources
[kvmfornfv.git] / kernel / drivers / gpu / drm / nouveau / nvkm / subdev / bios / timing.c
diff --git a/kernel/drivers/gpu/drm/nouveau/nvkm/subdev/bios/timing.c b/kernel/drivers/gpu/drm/nouveau/nvkm/subdev/bios/timing.c
index 763fd29..99f6432 100644 (file)
--- a/kernel/drivers/gpu/drm/nouveau/nvkm/subdev/bios/timing.c
+++ b/kernel/drivers/gpu/drm/nouveau/nvkm/subdev/bios/timing.c
@@ -34,27 +34,27 @@ nvbios_timingTe(struct nvkm_bios *bios,
 
        if (!bit_entry(bios, 'P', &bit_P)) {
                if (bit_P.version == 1)
-                       timing = nv_ro16(bios, bit_P.offset + 4);
+                       timing = nvbios_rd16(bios, bit_P.offset + 4);
                else
                if (bit_P.version == 2)
-                       timing = nv_ro16(bios, bit_P.offset + 8);
+                       timing = nvbios_rd16(bios, bit_P.offset + 8);
 
                if (timing) {
-                       *ver = nv_ro08(bios, timing + 0);
+                       *ver = nvbios_rd08(bios, timing + 0);
                        switch (*ver) {
                        case 0x10:
-                               *hdr = nv_ro08(bios, timing + 1);
-                               *cnt = nv_ro08(bios, timing + 2);
-                               *len = nv_ro08(bios, timing + 3);
+                               *hdr = nvbios_rd08(bios, timing + 1);
+                               *cnt = nvbios_rd08(bios, timing + 2);
+                               *len = nvbios_rd08(bios, timing + 3);
                                *snr = 0;
                                *ssz = 0;
                                return timing;
                        case 0x20:
-                               *hdr = nv_ro08(bios, timing + 1);
-                               *cnt = nv_ro08(bios, timing + 5);
-                               *len = nv_ro08(bios, timing + 2);
-                               *snr = nv_ro08(bios, timing + 4);
-                               *ssz = nv_ro08(bios, timing + 3);
+                               *hdr = nvbios_rd08(bios, timing + 1);
+                               *cnt = nvbios_rd08(bios, timing + 5);
+                               *len = nvbios_rd08(bios, timing + 2);
+                               *snr = nvbios_rd08(bios, timing + 4);
+                               *ssz = nvbios_rd08(bios, timing + 3);
                                return timing;
                        default:
                                break;
@@ -90,18 +90,20 @@ nvbios_timingEp(struct nvkm_bios *bios, int idx,
        p->timing_hdr = *hdr;
        switch (!!data * *ver) {
        case 0x10:
-               p->timing_10_WR    = nv_ro08(bios, data + 0x00);
-               p->timing_10_WTR   = nv_ro08(bios, data + 0x01);
-               p->timing_10_CL    = nv_ro08(bios, data + 0x02);
-               p->timing_10_RC    = nv_ro08(bios, data + 0x03);
-               p->timing_10_RFC   = nv_ro08(bios, data + 0x05);
-               p->timing_10_RAS   = nv_ro08(bios, data + 0x07);
-               p->timing_10_RP    = nv_ro08(bios, data + 0x09);
-               p->timing_10_RCDRD = nv_ro08(bios, data + 0x0a);
-               p->timing_10_RCDWR = nv_ro08(bios, data + 0x0b);
-               p->timing_10_RRD   = nv_ro08(bios, data + 0x0c);
-               p->timing_10_13    = nv_ro08(bios, data + 0x0d);
-               p->timing_10_ODT   = nv_ro08(bios, data + 0x0e) & 0x07;
+               p->timing_10_WR    = nvbios_rd08(bios, data + 0x00);
+               p->timing_10_WTR   = nvbios_rd08(bios, data + 0x01);
+               p->timing_10_CL    = nvbios_rd08(bios, data + 0x02);
+               p->timing_10_RC    = nvbios_rd08(bios, data + 0x03);
+               p->timing_10_RFC   = nvbios_rd08(bios, data + 0x05);
+               p->timing_10_RAS   = nvbios_rd08(bios, data + 0x07);
+               p->timing_10_RP    = nvbios_rd08(bios, data + 0x09);
+               p->timing_10_RCDRD = nvbios_rd08(bios, data + 0x0a);
+               p->timing_10_RCDWR = nvbios_rd08(bios, data + 0x0b);
+               p->timing_10_RRD   = nvbios_rd08(bios, data + 0x0c);
+               p->timing_10_13    = nvbios_rd08(bios, data + 0x0d);
+               p->timing_10_ODT   = nvbios_rd08(bios, data + 0x0e) & 0x07;
+               if (p->ramcfg_ver >= 0x10)
+                       p->ramcfg_RON = nvbios_rd08(bios, data + 0x0e) & 0x07;
 
                p->timing_10_24  = 0xff;
                p->timing_10_21  = 0;
@@ -112,45 +114,45 @@ nvbios_timingEp(struct nvkm_bios *bios, int idx,
 
                switch (min_t(u8, *hdr, 25)) {
                case 25:
-                       p->timing_10_24  = nv_ro08(bios, data + 0x18);
+                       p->timing_10_24  = nvbios_rd08(bios, data + 0x18);
                case 24:
                case 23:
                case 22:
-                       p->timing_10_21  = nv_ro08(bios, data + 0x15);
+                       p->timing_10_21  = nvbios_rd08(bios, data + 0x15);
                case 21:
-                       p->timing_10_20  = nv_ro08(bios, data + 0x14);
+                       p->timing_10_20  = nvbios_rd08(bios, data + 0x14);
                case 20:
-                       p->timing_10_CWL = nv_ro08(bios, data + 0x13);
+                       p->timing_10_CWL = nvbios_rd08(bios, data + 0x13);
                case 19:
-                       p->timing_10_18  = nv_ro08(bios, data + 0x12);
+                       p->timing_10_18  = nvbios_rd08(bios, data + 0x12);
                case 18:
                case 17:
-                       p->timing_10_16  = nv_ro08(bios, data + 0x10);
+                       p->timing_10_16  = nvbios_rd08(bios, data + 0x10);
                }
 
                break;
        case 0x20:
-               p->timing[0] = nv_ro32(bios, data + 0x00);
-               p->timing[1] = nv_ro32(bios, data + 0x04);
-               p->timing[2] = nv_ro32(bios, data + 0x08);
-               p->timing[3] = nv_ro32(bios, data + 0x0c);
-               p->timing[4] = nv_ro32(bios, data + 0x10);
-               p->timing[5] = nv_ro32(bios, data + 0x14);
-               p->timing[6] = nv_ro32(bios, data + 0x18);
-               p->timing[7] = nv_ro32(bios, data + 0x1c);
-               p->timing[8] = nv_ro32(bios, data + 0x20);
-               p->timing[9] = nv_ro32(bios, data + 0x24);
-               p->timing[10] = nv_ro32(bios, data + 0x28);
-               p->timing_20_2e_03 = (nv_ro08(bios, data + 0x2e) & 0x03) >> 0;
-               p->timing_20_2e_30 = (nv_ro08(bios, data + 0x2e) & 0x30) >> 4;
-               p->timing_20_2e_c0 = (nv_ro08(bios, data + 0x2e) & 0xc0) >> 6;
-               p->timing_20_2f_03 = (nv_ro08(bios, data + 0x2f) & 0x03) >> 0;
-               temp = nv_ro16(bios, data + 0x2c);
+               p->timing[0] = nvbios_rd32(bios, data + 0x00);
+               p->timing[1] = nvbios_rd32(bios, data + 0x04);
+               p->timing[2] = nvbios_rd32(bios, data + 0x08);
+               p->timing[3] = nvbios_rd32(bios, data + 0x0c);
+               p->timing[4] = nvbios_rd32(bios, data + 0x10);
+               p->timing[5] = nvbios_rd32(bios, data + 0x14);
+               p->timing[6] = nvbios_rd32(bios, data + 0x18);
+               p->timing[7] = nvbios_rd32(bios, data + 0x1c);
+               p->timing[8] = nvbios_rd32(bios, data + 0x20);
+               p->timing[9] = nvbios_rd32(bios, data + 0x24);
+               p->timing[10] = nvbios_rd32(bios, data + 0x28);
+               p->timing_20_2e_03 = (nvbios_rd08(bios, data + 0x2e) & 0x03) >> 0;
+               p->timing_20_2e_30 = (nvbios_rd08(bios, data + 0x2e) & 0x30) >> 4;
+               p->timing_20_2e_c0 = (nvbios_rd08(bios, data + 0x2e) & 0xc0) >> 6;
+               p->timing_20_2f_03 = (nvbios_rd08(bios, data + 0x2f) & 0x03) >> 0;
+               temp = nvbios_rd16(bios, data + 0x2c);
                p->timing_20_2c_003f = (temp & 0x003f) >> 0;
                p->timing_20_2c_1fc0 = (temp & 0x1fc0) >> 6;
-               p->timing_20_30_07 = (nv_ro08(bios, data + 0x30) & 0x07) >> 0;
-               p->timing_20_30_f8 = (nv_ro08(bios, data + 0x30) & 0xf8) >> 3;
-               temp = nv_ro16(bios, data + 0x31);
+               p->timing_20_30_07 = (nvbios_rd08(bios, data + 0x30) & 0x07) >> 0;
+               p->timing_20_30_f8 = (nvbios_rd08(bios, data + 0x30) & 0xf8) >> 3;
+               temp = nvbios_rd16(bios, data + 0x31);
                p->timing_20_31_0007 = (temp & 0x0007) >> 0;
                p->timing_20_31_0078 = (temp & 0x0078) >> 3;
                p->timing_20_31_0780 = (temp & 0x0780) >> 7;